SelectIO 学习记录

最新推荐文章于 2024-07-06 16:01:36 发布
最新推荐文章于 2024-07-06 16:01:36 发布
阅读量1.1k 收藏 8
点赞数
分类专栏： FPGA 文章标签： 程序人生 经验分享 其他
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_40374201/article/details/109732557
版权
本文详细介绍了赛灵思SelectIO中的HP和HR资源，包括它们的工作电压和组成。同时，讲解了ILOGIC 2和ILOGIC 3的区别，强调了IDDR的三种模式和IDELAY在调整采样点时间中的作用。最后提到了OLOGIC、ODELAYE2和ISERDESE2在数据传输中的应用。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

SelectIO 学习记录

1. HP / HR 资源

  • HP( High Performance)
    HP 的工作电压在1.8V，主要由IOB, IODelay2 ,IOlogice2/IOserdeses 组成
    7 系列的Select IO 主要分为两
  • HR(High Range)
    HR 的工作电压在3.3V, 主要由IOB, IDelay2 ,IOlogice2/IOserdeses 组成
    在这里插入图片描述
    注：HP 比 HR可运行的频率更高

2. ILOGIC 资源

  • ILOGIC 2
    在这里插入图片描述
    ILOGIC 2 部署在HP bank当中，没有ZHOLD(zero hold delay element)，上图中，红色为组合逻辑输入，蓝色为时序逻辑输入，IO部分的组合逻辑输入的输入延迟非常高（ns）。尽量采用时序逻辑输入。

  • ILOGIC3<

最低0.47元/天 解锁文章
selectio(serdes)
msrgr的专栏
10-25 5384
目录 1.1 clock 1.1.1  byte clock 1.1.2 master device clock 1.1.3 slave device clock 1.2 reset 2. IODELAY 2.1 IODELAY 2.2 IDELAYCTRL 2.3 REFCLK、 TAP 3. Bitslip 4. 相位 相比于源同步接口，SerDes的主要特点包括： ...
Xilinx FPGA selectIO笔记
uio159753的博客
01-19 1万+
前言 内容主要来自ug471,主要记录FPGA的文档的学习笔记，参考的内容一个是csdn上的笔记和ug471文档 此外还有部分是UG571文档中的接口说明 ug471主要包含三部分，第一章是selectIO资源，第二章是selectIO 逻辑资源，第三章是高级selectIO逻辑资源，第一章的selectIO资源主要是描述接口的电气行为，主要是输出驱动和输入接收器，以及部分标准接口的例子，第二章主要描述的是输入输出的数据寄存器和DDR操作，以及可编程的输入延迟（IDELAY）和输出延迟（ODELAY）
SelectIO（参考ug471）
最新发布
ToFPGA的博客
07-06 1960
每个 I/O bank 包含 4 个 IO_FIFO，1 个 IO_FIFO 定义为 1 个 byte group，每个 byte group 包含 12 个 I/O1 个 IO_FIFO 包含 1 个 IN_FIFO 和 1 个 OUT_FIFOIO_FIFO 通常与 IOLOGIC（ISERDESE，IDDR，OSERDESE，ODDR）连接IO_FIFO 内部结构图如下所示：包含输入寄存器、深度 7 FIFO核、输出寄存器，可当做深度 9 的 FIFO。
XILINX 7系列FPGA_SelectIO
一个早起的程序员
11-26 4884
FPGA适合数据的并发性处理，但是数据从何而来，这就是本文所要说的SelectIO——数据传输的先锋部队 1.IO接口简介 2.IO逻辑资源简介 3.高级IO逻辑资源简介 4.IO_FIFO篇简介 1.IO接口简介 从本篇开始的接下来共三篇，咱们聊一聊xilinx 7系列FPGA的SelectIO。所谓SelectIO，就是I/O接口以及I/O逻辑的总称。SelectIO 篇可以分成3部分：第1部分介绍I/O的电气特性，第2部分介绍I/O逻辑资源，第3部分介绍高级的
Virtex-6中的SelectIO模块
Reborn Lee
05-18 2587
SelectIO模块Virtex-6每个I/O片（I/O Tile）包含两个IOB、两个ILOGIC、两个OLOGIC 和两个IODELAY，如图5-24 所示。图5-24 I/O 片结构图本小节就以下几个方面介绍Virtex-6 的SelectIO 资源。(1) SelectIO 的电气特性。(2) SelectIO 的逻辑资源——ILOGIC 资源和OLOGIC 资源。(3) SelectIO...
Xilinx SelectIO详解
05-07
该资料讲解了最全的Xilinx SelectIO，包括Spartan6和7系列的。
select IO模式
06-25
典型的Select IO模式结构,非常实用
FPGA（Kintex-7）学习笔记
05-08
在FPGA（Field-Programmable Gate Array）学习过程中，Kintex-7系列是一个重要的研究对象，尤其在I/O接口的设计与应用方面。Kintex-7 FPGA的I/O系统由高性能（High Performance, HP）和宽范围（High Range, HR）两大...
Spartan6系列之SelectIO深入详解及高级应用简介
weixin_30919235的博客
08-30 1671
1. 什么是I/O Tile？ 　　对Spartan-6系列FPGA来说，一个IO Tile包括2个IOB、2个ILOGIC、2个OLOGIC、2个IODELAY。 图 1Spartan-6系列IO Tile结构图 图 2Spartan-6 FPGA I/O Banks 1.1. IOB结构介绍 　　每个IOB包含了输入、输出、三态驱动器；这些驱动...
Xilinx SelectIO：个人整理
热门推荐
u924512005的博客
04-24 2万+
详细了解FPGA selectIO是学习FPGA基础，FPGA IO接口标准约束了IO的实现方式。大的分类：单端信号：LVCOMS、LVTTL；差分信号：SSTL、HCTL、LVDS、CML等，注意IO bank的VREF使用 Ø  IOB Ø  IDELAY2 Ø  ILOGIC2/ISERDES2 Ø  ODELAY3 Ø  OLOGIC/OSERDES3 Ø  IO_FIFO
Xilinx 7系列FPGA架构之SelectIO结构（一）
FPGA_Designer
05-04 5474
引言：从本文开始我们介绍Xilinx 7系列FPGA的SelectIO资源结构及使用，我们在进行FPGA外设硬件及软件设计时，如ADC、PHY、DDR3等，通常会涉及到该资源。本节我们介绍以下知识点： SelectIO资源概述及结构 SelectIO管脚通用设计指导 1.I/O概述 7系列FPGA I/O bank分为高性能（HP）banks和宽范围（HR）banks。HP I/O bank...
SelectIO Interface IP核
sinat_39317726的博客
10-12 1万+
SelectIO Interface IP核 1.AD采样时序图： 就CLK_P而言，在时钟上升沿采A，下降沿采B。 IDDR输出两路信号，三种模式时序图如下。结合上图，采样后，在下一个上升沿输出采样到的两个数据。（只在上升沿输出数据） 第三种模式完全对齐，与第二种模式不同的是，加了一个额外的clock latency来除去SAME_EDGE模式中的分开效果。可查看手册 ug471，或(ht...
赛灵思Xilinx UG571 - UltraScale 架构 SelectIO 资源用户指南（中文版） (v1.12)
weixin_45825101的博客
07-03 1643
描述 UltraScale™ 和 UltraScale+™ 器件中可用的 SelectIO™ 资源。 下载链接： https://china.xilinx.com/support/documentation/user_guides/c_ug571-ultrascale-selectio.pdf
selectio IP 并转串输出（OSERDES）
weixin_43386200的博客
07-26 735
selectio 并转串输出数据和时钟关系
SelectIO结构——SelectIO IP核配置(一)
weixin_42880252的博客
09-26 3116
SelectIO结构——SelectIO IP核配置(一)
FPGA - 7系列 FPGA内部结构之SelectIO -01- 简介与DCI技术简介
Vuko_Coding Zone
06-01 8524
FPGA的SelectIO就是I/O接口以及I/O逻辑的总称。Xilinx SelectIO支持电平标准多，除MIPI C-PHY电平（三电平标准）外，IO能直接对接3.3V以及3.3V以下基本所有电平标准，初步统计支持72种不同电平标准。同时在使用是经常需要根据具体的应用设计进行配置电平标准以及IO配置，本文节选翻译整理自UG471的第一章，对7系列的FPGA的SelectIO资源进行简要介绍以及数控阻抗 (DCI) 技术的介绍。 .........
SelectIO模块解析EV7520一体机输出数据
Cesaroy的博客
12-30 1164
Xilinx SelectIO模块解析EV7520一体机输出数据
FPGA - 7系列 FPGA内部结构之SelectIO -03- 逻辑资源之ILOGIC
Vuko_Coding Zone
06-13 2577
本文主要翻译节选自UG471，主要对7系列FPGA SelectIO逻辑资源进行简要介绍，然后介绍了内部的SelectIO逻辑资源的ILOGIC 资源。
【Xilinx FPGA】初识 SelectIO 与 DDR 电路
洋洋Young的博客
09-28 2561
DDR 是双倍数据速率（Double-Data-Rate）的英文缩写，千兆 PHY、DDR3 芯片的数据接口就使用了这一技术。本文主要讨论 Xilinx 7-Series FPGA SelectIO 资源的内部结构和使用方法。
UltraScale架构SelectIO资源用户指南
"ug571-ultrascale-selectio简体中文" Xilinx的UltraScale架构SelectIO资源用户指南UG571(v...通过阅读此文档，开发者可以学习如何配置SelectIO以满足特定的应用需求，优化系统性能，并确保与不同外部设备的兼容性。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值