ZYNQ--从入门到起飞--AXI总线接口分析(LITE)
分析逻辑模块C_S_AXI_DATA_WIDTH表示数据总线的位宽C_S_AXI_ADDR_WIDTH表示数据地址的位宽Users to add parameters here:表示在这里添加用户参数//input wire S_AXI_ACLK :表示总线时钟//input wire S_AXI_ARESETN:系统复位信号,低电平有效//input wire [C_S_AXI_ADDR_WID...
原创
2018-07-15 08:58:20 ·
7404 阅读 ·
0 评论