计算机系统结构定向技术例题,计算机体系结构期末试卷试题5.doc

这是一份关于计算机体系结构的期末试卷,涵盖了名词解释、填空、简答和计算题等内容。试题涉及到计算机系统结构的基础概念,如失效率、定向技术、通道处理机、并行性技术、Cache存储层次、指令集结构等。还要求考生解决Cache映象规则、流水线处理、性能评估等方面的问题。试卷旨在考察学生对计算机硬件和体系结构的深入理解。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

计算机体系结构期末试卷试题5

计算机系统结构 姓名: 学号: 一、名词解释(每题3分,共15分)

系列机

强制性失效

5. 失效率

2.定向技术

4.通道处理机

二、填空(每空1分,共20分) )、( )和( )。

计算机仿真用( )解释,计算机模拟用( )解释。

在存储层次中,映象规则有( )、( )和( )。

计算机系统中提高并行性的技术途径有( )、( )和( )三种。在高性能单处理机的发展中,起主导作用的是(    )。

设有一个“Cache-主存”层次,Cache为4块,主存为8块;试分别对于以下2种情况,计算访存块地址为5时的索引(index)。

1 组相联,每组两块;索引为( )。

2 直接映象;索引为( )。

对向量的处理有( )方式、( )方式、( )方式。

根据CPU内部存储单元类型,可将指令集结构分为( )型指令集结构、( )型指令集结构和( )型指令集结构。

三、简答题(每题5分,共25分)

调度分支延迟指令有哪三种常用方法?它们各有什么优缺点。

表示寻址方式的主要方法有哪些?简述它们的优缺点。

模拟与仿真的主要区别和适合场合是什么?

试举例说明DLX流水线中存在不能依靠定向技术解决的数据相关及其解决方法。

试从3C失效的关系分析增加块大小对Cache性能的影响。

四、(20分)有一条静态多功能流水线由5段组成(如下图所示),加法用1、3、4、5段,乘法用1、2、5段,第2段的时间为2△t,其余各段时间均为△t,而且流水线的输出可以直接返回输入端或暂存于相应的流水线寄存器中。若在该流水线上计算 f=(A1+B1)*(A2+B2)*(A3+B3)*(A4+B4),

(1) 画出处理过程的时空图。

(2) 计算其吞吐率、加速比和效率。

(3) 该流水线的瓶颈段是哪一段?可用哪几种方法消除该瓶颈?画出改进后的流水线。

五、(10分)

某应用程序,简单的基本指令占90%,而复杂指令占10%。在传统CISC计算机上运行, 简单指令的CPI 4,复杂指令CPI 8,而在RISC计算机上运行只有简单指令,其CPI 1,复杂指令用简单指令合成实现。假设平均每条复杂指令需14条基本指令组合,请比较两个计算机系统运行该应用程序的性能。

六、(10分)给定以下的假设,试计算直接映象Cache?和两路组相联Cache的平均访问时间以及CPU时间。

(1)理想Cache(命中率为100%)情况下的CPI为2.0,时钟周期为2 ns,平均每条指令访存1.2次。

(2)两种Cache容量均为1 KB,块大小都是32字节。

(3)组相联Cache中的多路选择器使CPU的时钟周期增加了10%。

(4)这两种Cache的失效开销都是40个时钟周期。

(5)命中时间为1个时钟周期。

(6)1 KB直接映象Cache的失效率为13.3%,1 KB两路组相联Cache的失效率为10.5%。

乘法

1

2

3

4

5

加法

一、 简答题(每小题10分,共20分) 1. 简述使用物理地址进行DMA存在的问题,及其解决办法。 2. 从目的、技术途径、组成、分工方式、工作方式等5个方面对同构型多处理机和异构型多处理机做一比较(列表)。 二、(60分)现有如下表达式: Y = a × X 其中:X和Y是两个有64个元素的32位的整数的向量,a为32位的整数。假设在存储器中,X和Y的起始地址分别为1000和5000,a的起始地址为6000。 1.请写出实现该表达式的MIPS代码。 2.假设指令的平均执行时钟周期数为5计算机的主频为500 MHz,请计算上述MIPS代码(非流水化实现)的执行时间。 3.将上述MIPS代码在MIPS流水线上(有正常的定向路径、分支指令在译码段被解析出来)执行,请以最快执行方式调度该MIPS指令序列。注意:可以改变操作数,但不能改变操作码和指令条数。画出调度前和调度后的MIPS代码序列执行的流水线时空图,计算调度前和调度后的MIPS代码序列执行所需的时钟周期数,以及调度前后的MIPS流水线执行的加速比。 4.根据3的结果说明流水线相关对CPU性能的影响。 三、(20分)请分析I/O对于性能的影响有多大?假设: 1. I/O操作按照页面方式进行,每页大小为16 KB,Cache大小为64 B;且对应新页的地址不在Cache中;而CPU不访问新调入页面中的任何数据。 2. Cache中95%被替换的将再次被读取,并引起一次失效;Cache使用写回方法,平均50%的被修改过;I/O系统缓冲能够存储一个完整的Cache。 3. 访问或失效在所有Cache中均匀分布;在CPU和I/O之间,没有其他访问Cache的干扰;无I/O时,每1百万个时钟周期中,有15,000次失效;失效开销是30个时钟周期。如果替换被修改过,则再加上30个周期用于写回主存计算机平均每1百万个周期处理一页。
第一章 计算机体系结构的基本概念 1.1 引论 1.2 计算机体系结构的概念 1.2.1 计算机系统中的层次概念 1.2.2 计算机体系结构 1.2.3 计算机组成和计算机实现技术 1.3 计算机体系结构的发展 1.3.1 存储程序计算机体系结构及其发展 1.3.2 计算机的分代和分型 1.3.3 应用需求的发展 1.3.4 计算机实现技术的发展 1.3. 5 体系结构的生命周期 1.4 计算机体系结构中并行性的发展 1.4.1并行性概念 1.4.2 提高并行性的技术途径 1.5 定量分析技术基础 1.5.1 计算机性能的评测 1.5.2 测试程序 1.5.3 性能设计和评测的基本原则 1.54 CPU的性能 1.6 影响计算机体系结构的成本和价格因素 1.6.1 集成电路的成本 1.6.2 计算机系统的成本和价格 1.7 小结习题一第二章 计算机指令集结构设计 2.1 指令集结构的分类 2.1.1 指令集结构的分类 2.1.2 通用寄存器型指令集结构分类 2.2 寻址技术 2.3 指令集结构的功能设计 2.3.1 CISC计算机指令集结构的功能设计 2.3.2 RISC计算机指令集结构的功能设计 2.3.3 控制指令 2.4 操作数的类型、表示和大小 2.5 指令集格式的设计 2.5.1 寻址方式的表示方法 2.5.2 指令集格式的选择 2.6 编译技术计算机体系结构设计 2.6.1 现代编译器的结构和相关技术 2.6.2 现代编译技术计算机体系结构设计的影响 2.6.3 计算机体系结构对当前编译技术的影响 2.7 DLX指令集结构 2.7.1 DLX指令集结构 2.7.2 DLX指令集结构效能分析 2.8 小结习题二第三章 流水线技术 3.1 流水线的基本概念 3.1.1 流水线的基本概念 3.1.2 流水线的分类 3.2 DLX的基本流水线 3.2.1 DLX的一种简单实现 3.2.2 基本的DLX流水线 3.2.3 流水线性能分析 3. 3 流水线中的相关 3.3.1 流水线的结构相关 3.3.2 流水线的数据相关 3.3.3 流水线的控制相关 3.4 流水线计算机实例分析(MIPS R4000) 3.4.1 MIPS R4000整型流水线 3.4.2 MIPS R4000浮点流水线 3.4.3 MIPS R4000流水线的性能分析 3.5 向量处理机 3.5.1 向量处理方式和向量处理机 3.5.2 向量处理机实例分析 3.6 小结习题三第四章 指令级并行 4.1 指令级并行的概念 4.1.1 循环展开调度的基本方法 4.1.2 相关性 4.2 指令的动态调度 4.2.1 动态调度的原理 4.2.2 动态调度算法之一:记分牌 4.2.3 动态调度算法之二:Tomasulo算法 4.3 控制相关的动态解决技术 4.3.1 减少分支延迟:分支预测缓冲技术 4.3.2 进一步减少分支延迟:分支目标缓冲 4.3.3 基于硬件的推断执行 44 多指令流出技术 44.1 超标量技术 44.2 多指令流出的动态调度 44.3 超长指令字技术 444 多流出处理器受到的限制 45 小结习题四第五章 存储层次 5.1 存储器的层次结构 5.1.1 从单级存储器到多级存储器 5.1.2 存储层次的性能参数 5.1.3 “Cache主存”和“主存—辅存”层次 5.1.4 存储层次的四个问题 5.2 Cache基本知识 5.2.1 映象规则 5.2.2 查找方法 5.2.3 替换算法 5.2.4 写策略 5.2.5 Cache的结构 5.2.6 Cache性能分析 5.2.7 改进Cache性能 5.3 降低Cache失效率的方法 5.3.1 增加Cache大小 5.3.2 提高相联度 5.3.3 Victim Cache 5.3.4 伪相联Cache 5.3.5 硬件预取技术 5.3.6 由编译器控制的预取 5.3.7 编译器优化 54 减少Cache失效开销 54.1 让读失效优先于写 54.2 子放置技术 54.3 请求字处理技术 544 非阻塞Cache技术 545 采用两级Cache 55 减少命中时间 55.1 容量小,结构简单的Cache 55.2 虚拟Cache 55.3 写操作流水化 554 Cache优化技术小结 5.6 主存 5.6.1 存储器技术 5.6.2 提高主存性能的存储器组织结构 5.7 虚拟存储器 5.7.1 虚拟存储器基本原理 5.7.2 快表(TLB) 5.7.3 页面大小的选择 58 进程保护和虚存实例 58.1 进程保护 58.2 页式虚存举例:Alpha AXP的存储管理和21064的TLB 5.9 Alpha AXP 21064存储层次 5.10 小结习题五第六章 输入输出系统 6.1 概述 6.2 存储设备 6.2.1 磁盘设备 6.2.2 磁带设备 6.2.3 光盘设备 6.3 总线 6.3.1 总线分类 6.3.2 总线基本工作原理 6.3.3 总线使用 6.3.4 总线标准和实例 6.3.5 设备的连接 6.3.6 CPU与I/O处理的匹配 6.4 通道处理机 6.4.1 通道的作用和功能 6.4.2 通道的工作过程 6.4.3 通道种类 6.44 通道中的数据传送过程 6.45 通道的流量分析 6.5 I/O与操作系统 6.5.1 I/O和Cache数据一致性 6.5.2 DMA和虚拟存储器 6.6 I/O系统设计 6.7 小结习题六第七章 多处理机 7.1 引言 7.1.1 并行计算机体系结构的分类 7.1.2 通信模型和存储器的结构模型 7.1.3 通信机制的性能 7.1.4 不同通信机制的优点 7.1.5 并行处理面临的挑战 7.1.6 并行程序的计算/通信比率 7.2 多处理机的存储器体系结构 7.2.1 集中式共享存储器体系结构 7.2.2 分布式共享存储器体系结构 7.3 互连网络 7.3.1 互连网络的性能参数 7.3.2 静态连接网络 7.3.3 动态连接网络 7.4 同步与通信 7.4.1 同步机制 7.4.2 大规模机器的同步 7.5 并行化技术 7.5.1 并行化的基本策略 7.5.2 并行语育与编译器 7.6 多处理机实例 7.6.1 Challenge多处理机系统 7.6.2 Origin 20007.
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值