4位快速加法器设计_用verilog设计4位顺序脉冲发生器

顺序脉冲发生器又称脉冲分配器，它将高电平脉冲依次分配到不同的输出上，保证在每个时钟周期内只有一路输出高电平，不同时钟上的高电平脉冲依次出现在所有输出端。

以4位顺序脉冲发生器为例，它有4路输出S0、S1、S2、S3，每路输出上高电平脉冲依次输出在1000、0100、0010、0001之间循环。4位顺序脉冲发生器的状态转移图如图

由4个状态构成，每个状态中“1”的个数都是1个，表示每个时钟周期内只有一路输出端为高电平，而且是轮流出现，因此生成了顺序脉冲信号。

对四状态的状态机编码只需要两位二进制编码即可

(1)代码

（2）仿真波形

功能正确：当rst_n为“0”时，STATE=00，OUT=1000，next_STATE=01来第一个上升沿后next_STATE赋值给STATE，此时STATE=01，并且OUT=0100，next_STATE=10，上升沿到来时next_STATE赋值给STATE，此时STATE=10，并且OUT=0010，next_STATE=11，上升沿到来时next_STATE赋值给STATE，此时STATE=11，并且OUT=0001，next_STATE=00......以此类推循环