weixin_39815697的博客

目录 一起来学FPGA（vhdl）一：点亮流水灯 一起来学FPGA（vhdl）二：按键控制LED 一起来学FPGA（vhdl）三：数码管计时 环境 软件：ISE 14.7 硬件：ALINX AX3091 关键逻辑 定时器 以clk为时钟频率，设置一个10ms的定时器，用来计数。 process(clk) variable temp_count:integer:=0; begin if(clk'...

FPGA（vhdl）三：分频器环境关键逻辑偶数分频奇数分频Code总结参考文档 环境 软件：ISE 14.7 关键逻辑 偶数分频 分频系数scaler为偶数，采用上升沿(或下降沿)触发计数到scaler/2时反转状态，实现占空比50%的偶数分频信号。 signal clk_div:bit:='0'; signal count:integer:=0; constant scaler:integer...

FPGA（vhdl）二：按键控制LED环境方案思路1思路2CodeAX309.ucf(节选)总结参考文档 环境 软件：ISE 14.7 硬件：ALINX AX3091 方案 思路1 process(key) begin if(key = '1') then t <= t xor '1'; end if; end process; process(t) begin led <...

FPGA（vhdl）一：点亮流水灯环境CodeAX309.ucf(节选)说明CodePins总结参考文档 环境 软件：ISE 14.7 硬件：ALINX AX3091 Code library IEEE; use IEEE.STD_LOGIC_1164.ALL; -- Uncomment the following library declaration if using -- arithmet...