四川大学计算机组成原理期末,四川大学计算机组成原理2010试题A

《四川大学计算机组成原理2010试题A》由会员分享，可在线阅读，更多相关《四川大学计算机组成原理2010试题A(4页珍藏版)》请在人人文库网上搜索。

1、四川大学期末考试试题(闭卷)(2010-2011学年第1学期)课程号： 课程名称： 计算机组成原理(A卷) 任课教师：何贤江 倪云竹 熊勇 郑成明适用专业年级： 计算机 2008学号： 姓名： 考试须知四川大学学生参加由学校组织或由学校承办的各级各类考试，必须严格执行四川大学考试工作管理办法和四川大学考场规则。有考试违纪作弊行为的，一律按照四川大学学生考试违纪作弊处罚条例进行处理。四川大学各级各类考试的监考人员，必须严格执行四川大学考试工作管理办法、四川大学考场规则和四川大学监考人员职责。有违反学校有关规定的，严格按照四川大学教学事故认定及处理办法进行处理。题 号一二三四五六七八卷面成绩得 分。

2、阅卷教师阅卷时间一、单项选择题(本大题共10小题，每小题2分，共20分)提示：在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在对应的括号内。错选、多选或未选均无分123456789101、已知：X补=；Y补=，则XY补=( )A、 B、 C、负溢 D、正溢2、堆栈指针SP的内容是( )A、栈顶单元内容 B、栈底单元内容 C、栈顶单元地址 D、栈底单元地址3、微程序控制中，机器指令和微程序的关系是( )A、每条机器指令由一条微指令来执行。B、每条机器指令由一段微指令编成的微程序来解释执行。C、一条机器指令组成的程序可由一条微指令来执行。D、一条微指令由若干条机器指令组成。4、。

3、DMA响应是在( )A、一条指令执行开始 B、一条指令执行中间C、一个总线周期结束时 D、一条指令执行的任何时间5、若使用双符号位，则发生正溢出的特征是：双符号位为( )。A、00 B、01 C、10 D、116、在下述存储器中，CPU可以直接访问的存储器是( )。A、磁鼓 B、磁盘 C、磁带 D、Cache7、补码加法运算是指( )。 A、操作数用补码表示，连同符号位一起相加B、操作数用补码表示，根据符号位决定实际操作C、将操作数转化为原码后再相加D、取操作数绝对直接相知，符号位单独处理8、EPROM是指( )A、只读存储器。 B、可编程只读存储器。C、可擦写可编程只读存储器 D、电可改写只。

4、读存储器9、微指令中控制字段的每一位是一个控制信号，这种微程序是( )的。A、直接表示 B、间接表示 C、编码表示 D、混合表示10、在哪种机器数形式中，零的表示形式是唯一的( )。A、原码 B、补码 C、移码D、反码二、填空题(每空1分，共10分)。1、已知X补=11001， X/2补= 11100 (-7 / 2 = -4) 。2、CPU采用同步控制方式时，在组合逻辑控制器中，常使用__工作周期_____，__时钟周期____，__工作脉冲___三级时序系统来提供定时信号。3、若计算机系统设置两个寄存器实现对主存储器访问，这两个寄存器应为 MAR 和 MDR 。4、动态存储器的刷新有___。

5、集中刷新_____ ，__分散刷新_______，_异步刷新_ ______三种方式。5、在微程序控制器中，把全部微指令放一个高速存储器中，这个存储器被称为__控制存储器CM ______。三、名词解释题(本大题共5小题，每小题4分，共20分)，提示：解释每小题所给名词的含义，若解释正确则给分，若解释错误则无分，若解释不准确或不全面，则酌情扣分。1、规格化浮点数2、接口3、微程序4、虚拟存储器5、硬件中断四简答题(本大题共4小题，每小题5分，共20分)若回答正确则给分，若回答错误则无分，若回答不准确或不全面，则酌情扣分。1、简要描述DMA方式数据传送过程。1) 设备数据准备好，外设发送DMA请。

6、求；DMA控制逻辑向CPU发送DMA请求。2) CPU响应DMA请求后，让出总线控制权；DMA接管总线进行数据传输3) DMA控制总线进行数据传输：送主存地址，发读写命令。4) DMA用一个存储周期传送数据，结束后将主存地址加1，指向下一个存储单元。5) 判断是否传送结束，如果传送结束，发送结束信号，让出总线控制权2、简述微程序控制器的逻辑组成。控制存储器CM、微指令寄存器uIR、微地址形成电路、微地址寄存器uAR3、1100的海明码(分组采用偶校验)是多少？请写出过程。4、说明并行加法器的进位链及其如何实现快速进位的。P90五、应用题(本大题共3小题，每小题10分，共30分)。1、已知：X1。

7、316.，Y1116，用原码一位乘法求？请写出过程。结果用原码表示。2、 设计8Kx8位的存储器。其中随机读写区Kx 8位，可选SRAM芯片为2Kx 4位；固化区Kx 8 位，可选EPROM芯片为每片2Kx 8位。CPU给出地址线A15A0，双向数据总线D7-D0，读写控制线 RW(低电平为写)，另有控制信号MREQ，低电平时允许存储器工作。存储芯片的控制信号有CS(低电平有效)和WE(低电平有效)。1)所需SRAM芯片数=？2)所需EPROM芯片数=？3)全译码方式，在编址空间中随机读写区占最低4K，固化区占最高4K。写出地址分配与片选逻辑。3)画出存储器逻辑图，并表明地址线、数据线、片选逻辑及读写控制线。3、设一处理器的数据通路图如后所示，整个数据通路采用单向总线结构，寄存器采用独立寄存器结构。试根据此图1)拟出MOV (R0 ) ，(R1)+ 指令的执行流程图(指令的第一个地址码是目的)。3)给出源周期中ST0的操作时间表。