
FPGA
文章平均质量分 54
别出BUG求求了
这个作者很懒,什么都没留下…
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
AXI协议详解:从接口介绍到功能细节,再到时序分析
共同决定突发传输特性:ARLEN、ARSIZE和BURST LENGTH共同决定了AXI总线突发传输的特性,包括传输的数据量、每次传输的字节数以及传输的总次数。影响数据传输效率:通过合理设置这三个参数,可以优化AXI总线的数据传输效率,满足高性能、高带宽和低延迟的设计需求。在实际应用中,设计者需要根据具体的系统需求和硬件特性来灵活设置这些参数,以达到最佳的数据传输效果。原创 2024-12-30 10:49:50 · 626 阅读 · 0 评论 -
Vivado生成比特流时opt_design跑了很久;Vivado Implementation缺少一些逻辑的实现;一些逻辑被优化
在Win10下跑Vivado生成比特流的时候可能会出现一种情况:跑到opt_design这一步的时候跑了几个小时甚至半天都没跑完,打开任务管理器发现Vivado进程的CPU占用率却只有几个百分点。笔者发现了一种方法似乎可行:,点击OK后重新生成比特流就好了。笔者亲身试验有效,特此分享。若有错误,欢迎读者在评论指出。原创 2024-12-15 22:22:01 · 593 阅读 · 0 评论