今日你学左米啊

FIFO 的下游节点是 FIFO 的数据输出端，当读信号有效时，FIFO 中的数据将被读出，由 FIFO 内部的读指针控制，并且在 FIFO 内部读指针递增一个单元，同时 FIFO 空信号(FIFO empty Signal))将控制下游节点是否读出数据。此时，读地址已经读过的地址空间，再一次被写地址写入。当读写地址相等时，说明已经写入的数据，已经全部被读走，此时，FIFO 还尚未有新的数据写入，说明 FIFO 为空，这种情况发生在复位操作时，或者当读地址读出 FIFO 中最后一个字后，追赶上了写地址。

电平同步器，输入信号必须保持两个接受时钟周期宽度，每一次同步之后，输入信号必须恢复到无效状态。边沿检测同步器，适用于低频时钟域向高频时钟域传输，输入信号必须保持两个接受时钟周期宽度。脉冲检测同步器,适用于高频时钟域向低频时钟域传输，输入的脉冲时间的距离必须保持两个接收时钟周期以上。结绳就是将单脉冲延长，以方便采集到数据。利用脉冲的边沿做时钟；利用脉冲的电平(部分场合要求最小脉冲宽度)做选择器或者异步复位，置位。另外的关键点就是什么时候结绳结束（采集到了数据就要让对方回到初始状态)

来完成的，也就是说通过占用更多的芯片面积来实现高速处理。设计示意图如所示。

其功能是根据门级网表的描述实现各个单元的连接布局(placement)是芯片设计中。

来自中国大学MOOC上西南交通大学的慕课《芯动力-硬件加速设计方法》，这里放的是笔者的一些学习笔记,示例代码修正等,以下是他们的课程大纲，有兴趣的朋友也可以看看。latch由电平触发,非同步控制.在使能信号有效时,latch相当于通路,在使能信号无效时latch保持输出状态。笔者会集中在第二到第五章，也就是具体的设计部分，后续也会陆续更新别的关于IC设计相关的东西。综合器很难解释latch,因此,除非特殊用途,一般避免引入latch.如图,假设A来得比较晚,就可以将其尽可能放在后面,隐藏踏得延迟。

- 将图像AXI-Stream流转换成BMP文件格式流输出- 此模块为可综合设计！后续或许可以通过这种方式走pcie把图像回传或存在SD卡中。- 此模块处理为固定图像大小，想根据AXIS流调整大小的可以自行改改

在本文中，你将能看见：BMP文件解析后，粗糙的Verilog仿真搭建AXI-Stream验证IP拙劣的DocNav使用指南

在本文中你将可能看到1. ：带颜色表（掩码）的BMP文件解析 2.Verilog读取BMP文件并输出rgb888格式到文件（非AXIS）其中，rgb1，rgb4，rgb8，rgb888经验证，rgb2， rgb565，rgb555，rgb32(argb), rgb16(bit fields)写了代码没验证。

AXI协议(六) Axi-Stream接入实例及小总结在这节中，你将可能看到：一个普通的摄像头接口介绍摄像头数据转AXI-Stream的接入实例关于AXI4协议暂时性的总结文章目录AXI协议(六) Axi-Stream接入实例及小总结文前声明普通摄像头的硬件模块基本思路和问题实现思路问题解决思路代码解析像素格式对齐将同步位和像素数据转成axis的"初步格式"加入异步fifo加点魔法AXI4简要总结小结文前声明本文所举例来自黑金的ov5640摄像头驱动代码，开发板是zynq系列的，本文仅

AXI协议(五)-AXI-STREAM及接入思路解析在本文中，你将可能学会：AXI-STREAM协议的梗概（下简称axis）尝试编写出普通摄像头接入AXIS的思路本来想讲完怎么接入的，由于篇幅的原因，代码只能留在下一节中讲了，那我们下一节也顺便为这个系列做个简单的收尾吧。文章目录AXI协议(五)-AXI-STREAM及接入思路解析AXIS概述与异同处AXIS数据流的去向问题（省）AXIS数据字节类型及流格式字节流(Byte stream)连续对齐流(Continuous aligned str

AXI协议(四)-AXI-FULL从机xilinx示例代码解析在本文中，你将可能学会：一个简单的AXI协议接口怎么写AXI-Full一次传输业务的代码过程本文的重点应该在地址的计算和RAM的生成和读写过程。本文大图较多，微信太糊的话建议看博客。文章目录AXI协议(四)-AXI-FULL从机xilinx示例代码解析代码获取设计任务省略部分端口说明地址计算WRAP地址计算AW通道写通道写响应通道AR通道读通道RAM的生成和读写过程RAM地址管理RAM生成和控制为什么会这样选择？小结参考资料代

AXI协议(三)-AXI-FULL概述及传输事务在本文中，你将可能学会：AXI-FULL协议的梗概AXI-Full一次传输业务的过程由于AXI协议的复杂,下面的内容可能在后面才会介绍到:乱序和穿插机制(包括ID)锁定（lock）和独占(exclusive)机制缓存(cache和buffer)机制QOS和REGION机制本文会专注于传输,上面的会专开别的文章介绍,下称AXI-Full为AXI由于篇幅关系，代码会放在下一篇文章目录AXI协议(三)-AXI-FULL概述及传输事务A

AXI协议(二)-AXI-Lite主端解析及仿真文章目录AXI协议(二)-AXI-Lite主端解析及仿真生成Master Axi-Lite示例IPMaster IP代码解析状态机控制解析初始状态init_txn_pulse写状态writes_done读状态reads_done比较状态compare_done状态机小结AXI-Lite Master协议解析写地址通道写通道写响应通道AXI协议实现总结仿真完整工程建立仿真流程小结在这一篇中,你将可能学会:AXI-Lite主端的示例代码理解如何自定义自己

AXI 总线(一)通道握手-AXI-Lite文章目录AXI 总线(一)通道握手-AXI-Lite关于本系列教程什么是AXI协议AXI读写通道AXI读过程AXI写过程单一通道的握手VALID 信号先到READY信号先到READY和VALID同时到达原则性问题AXI-Lite总线实现解析生成一个AXI(-Lite)外设整体端口信号解析A(ddr)W(rite)通道握手S_AXI_AWREADY,S_AXI_AWVALID地址锁存 AW_addrS_AXI_AWPROTW(rite)写通道S_AXI_WVALI

Verilog 2.0 完成你的第一款数字芯片？文章目录Verilog 2.0 完成你的第一款数字芯片？前期准备CD4000功能描述代码和RTL验证Step 1 语法CD4002功能描述代码与RTL验证Step 2 语法CD4025功能描述代码与RTL验证Step 3 语法CD4085功能描述代码与RTL验证Step 4 语法CD40147代码及RTL验证？Step 5 语法小结及“作业？”在本节中，你将 有可能学/做到：通过教程实现在数电课程中所用到的CD4000芯片学会组合逻辑电路的（部分）硬

Verilog 1.0常用CD4000系列标准数字电路及其框图在这篇中，你将可能学/看到：常用的CD4000系列标准数字芯片及其框图这是一篇收集类文章，看懂里面的电路，可以验证一下大家的数电基础这篇文章是后面教FPGA所用到的例程，如果有看不懂的要自己学学辣！也欢迎大家提前先用Verilog去自己“做”一些芯片_CD4000 双3输入端或非门+单非门CD4001 四2输入端或非门CD4002 双4输入端或非门CD4006 18位串入/串出移位寄存器C

Verilog0.2：跑通第一个Vivado工程在本文中,你将能学会:学会基本使用Vivado学会一些FPGA开发中的基本概念用VScode代替Vivado写代码接触到管脚约束及其细节文章目录Verilog0.2：跑通第一个Vivado工程基本概念新建工程Vivado开始开发使用Vscode作为Vivado文本编辑器Vivado使用流程综合&实现引入管脚约束，看RTL图和生成Bitstream结语基本概念这里会以验证环境为由,顺便讲讲在FPGA开发中的几个基本概念：这里以PC

Verilog0.1 搭通Xilinx2018.3和Modelsim10.4开发环境文章目录Verilog0.1 搭通Xilinx2018.3和Modelsim10.4开发环境下载所需安装包安装Vivado2018.3安装modelsim10.4结语下列内容建议有空在电脑端操作时阅读，如果环境已经搭建好了,可以直接跳到下一篇。下载所需安装包这里仅给出版本号，如真找不到，可在私信我：Vivado2018.3开发Xilinx家FPGA，Zynq/pl端的软件Modelsim10.4仿真

1.1 Verilog 简介与FPGA厂商介绍->_<-文章目录1.1 Verilog 简介与FPGA厂商介绍学习Verilog最好有的基础Verilog简介设计层次与工具怎么学Verilog with FPGA买一块开发板不买板子，但跟着开发板教程走看一些博客、公众号写的教程我建议的学习流程Xilinx赛灵思家的开发工具Intel（Altera）intel家的开发工具仿真工具说明后面的更新计划结语本篇并不会涉及到Verilog本身的知识，都是拓展阅读。学习Verilog最好有的基础

让Vivado和ISE共用modelsim起因是这样的，最近新买了块硬盘，在跟老硬盘对拷的时候，不小心把目标磁盘和源磁盘调转了，导致环境全无了。。为此趁着环境还干净，解决一下这个问题.文章目录让Vivado和ISE共用modelsim安装和破解避雷编译仿真库ISE编译仿真库vivado编译仿真库合并Modelsim.iniISE,vivado调用modelsim结语安装和破解这里涉及到三个软件的安装和破解，我的安装版本是：vivado2017.4ISE14.7Modelsim10.4资源

FPGA实现OFDM（三）- FEC编码器/多码率卷积码的FPGA实现研究生 生活 下 fpga_blog->(1) : 最近做课题相关的太多了,跳出一下上一篇:FPGA实现OFDM(1)-OFDM原理FPGA实现OFDM（二）-整体系统框架在上一篇中我们已经建模完整体的OFDM的R/T过程,这里我们开始从这个图开始,从发射机开始到接收机,一个个模块实现:会和书中实现的顺序不一样.讲的代码也会有点不一样文章目录FPGA实现OFDM（三）- FEC编码器/多码率卷积码的FPGA实现F

一些Verilog的小东西(2)总结一下最近学到用到的东西.此篇承接一些Verilog的小东西平台:Vivado2017.4+VivadosimVerilog中 的-:和+:在Verilog中,加入我们用移位寄存器得到了一大段的reg,怎么才能让他逐次输出固定位宽的数据,甚至是可以随着计数器的变化而变化.这两个语法对一些fifo的移位读入和数据对齐有着奇效.-:先上一段简单的代码:module changewwwidth( input clk,aresetn, outp

Floatint-point 的使用xilinx的常用ip应用系列(零)文章目录Floatint-point 的使用例化和使用简单写个例化代码产生测试数据做点发散思考结语ip使用分享(一)设计平台:Vivado-2017.4(ISE或许也有相对应的)最近用到了这样一个ip,给功能上是要将浮点数转换成定点数,那顺便我们就可以介绍一下Float-point这个大ip的使用方法.例化和使用顶栏 Window->IP Catalog->搜索’float’即得进入页面官方手册 p

本篇承接（一），首先介绍除了OFDM外，一个完整通信链路中所需的其他环节。然后会给出发射机链路和接收机链路的整体框图，最后结合802.11a介绍相关技术指标。

FPGA实现OFDM（1）-OFDM原理失 踪 人 口 回 归OFDM定义fromwiki:调制是将传送资料对应于载波变化的动作，可以是载波的相位、频率、幅度、或是其组合。正交频分复用之基本观念为将一高速资料流程，分割成数个低速资料流程，并将这数个低速资料流程同时调制在数个彼此相互正交载波上传送。由于每个子载波带宽较小，更接近于相干带宽，故可以有效对抗频率选择性衰弱，因此现今以大量采用于无线通信。正交频分复用属于多载波（multi-carrier）传输技术，所谓多载波传输技术指的是将可用的频谱分割成

ZYNQ下lwip的使用文章目录ZYNQ下lwip的使用lwip (Lightweight IP)步骤使用Socket API创建lwIP应用程序使用RAW API创建lwIP应用程序lwip的小东西实操-zynq下实现回传服务器bsp下使能lwip和dhcp初始化定时器和中断lwip初始化获取网络参数注册应用结语参考文献lwip (Lightweight IP)lwIP 是用于嵌入式系统...

用verilog实现一个 一位全加器这个是 基础中的基础中的基础中的基础我们先来看看答案：module add_1bit( input a,b,in, output c,out); assign {out, t} = a + b + in;endmodule从抽象层次来说，这并不是用数电的设计方法来实现的，但是这不影响我们通过这个来讲讲Verilog和设计。首...

小波变换(二)离散小波变换的FPGA/Verilog实现to 51研究不顺的假期文章目录小波变换(二)尺度函数族小波函数定义尺度函数定义尺度函数分辨率沿拓多分辨分析(MRA)方程尺度函数的MRA方程小波函数的MRA方程离散小波变换的分解算法离散小波变换的重构算法小波变换(DWT)的FPGA实现多相结构模型注意事项信号奇偶分解:matlab获取滤波器系数FPGA设计滤波器matlab产生激励仿...

基于FPGA的简易频率计设计假期著先祝大家新春快乐,新的一年心想事成,万事如意,横财就手.文章目录基于FPGA的简易频率计设计测频原理直接测量法周期测量法综合测量法测频过程整形电路FPGA整体框架1s定时器测频模块串口 + stm32部分结语小班的大作业之一.之前做这个是因为这个是国赛题,然后上网找了半天的资料都是等精度测量,然后我就,手撸了一个不太一样的…测频原理常用的数字频率测量...

FPGA/Verilog 设计FIR滤波器文章目录FPGA/Verilog 设计FIR滤波器前言设计目标基础知识数字滤波器FIR滤波器具体实现matlab-获取FIR抽头系数matlab-产生波形数据FPGA-导入波形数据FPGA - FIR结构设计part1-移位寄存器part2-乘法器part3-加法器仿真结果仿真波形方案对比方案一:类c写法方案二:例化ip写法结语前言这应该是第一次的F...

zynq_定时器中断@(study)[大学生活, markdown_study, LaTex_study] [TOC]zynq的中断体系结构框图中断控制器(GIC)在zynq中的中断控制比较复杂,主要是因为中断接收端有两个cpu,涉及到cpu的中断协同问题,中断的发起端除了常见的之外还有PL端哔哩吧啦一大推. 见官方文档chapter_8别慌,问题不大 Al...

ZYNQ_PS(programmable system)端的开发流程ZYNQ_PS(programmable system)端的开发流程新建工程添加system的ip-core添加zynq7 Processing System ip配置窗口介绍peripheral I/O PinsPS-PL configurationClock configurationDDR con...

数字锁相环的FPGA实现(一)电赛著开篇之前,感谢杜勇老师,和他所著的《数字通信同步技术的MATLAB与FPGA实现,Altera/Verilog版》文章目录数字锁相环的FPGA实现(一)锁相环的环路模型锁定与跟踪环路的基本性能要求锁相环的组成鉴相器(PD)环路滤波器(LF)压控振荡器(VCO)锁相环的动态方程非线性相位模型线性相位模型环路的传递函数结语说到锁相环,相信大家都熟悉.锁相环路...

一些Verilog的小东西文章目录一些Verilog的小东西常用小模块状态机仿真的 $display $monitor $strobe的区别task 和function的区别结语常用小模块奇数次分频module fdiv5(input clk,output k_or,k1,k2);reg [2:0] c1,c2;reg M1,M2;always @ (posedge clk ...

IIR滤波器的FPGA实现生产实习著此篇实现的是直接1型7阶切比雪夫1型低通滤波器文章目录IIR滤波器的FPGA实现IIR原理IIR定义模拟滤波器设计双线性变换IIR系统结构FPGA实现MATLAB 获取系数FPGA实现FIR滤波器FPGA根据系统框图连线MATLAB生成仿真数据写testbeach仿真结果结语IIR原理IIR定义IIR（Infinite Impulse Respons...

基于FPGA的两路信号发生器生产实习著blog2这个的基本实现是一般新手就可以实现的了.整篇博客所需数学基础大概在初三水平文章目录基于FPGA的两路信号发生器DDS(Direct Digital Synthesizer)整体系统框图MATLAB生成查找表频率和相位计算最高频率$f_{max}$频率分辨率$\Delta f$最小步进相移$ P_{min} $调相位调频率FPGA实现简单DDS仿...

关于DDS的正弦波ROM裁剪问题质疑著在这里感谢电子森林的苏老师对上一篇博客提出的质疑文章目录关于DDS的正弦波ROM裁剪问题问题是这样的MATLAB生成1/4的ROM表FPGA状态机控制地址和加减ROM操作端仿真结果结语问题是这样的在上一篇博客中我曾经写到:18\frac1881​是在一个别人写的专利交底书的里面看到的,当时心理想了想觉得是可以的,没有实际地操作过然后我把博客...

LMS自适应滤波的FPGA实现(一)真的是准备电赛到不知道还要准备什么了 著可以选择文末点个赞本文较长,建议使用电脑端+简书目录配置使用文章目录LMS自适应滤波的FPGA实现(一)原理-最优估计技术术语/模型定义和基本假设代价函数最优维纳估计实践-维纳-霍夫算法matlab仿真结果Widrow-Hoff最小二乘算法原理推导参数限定最后的一些碎碎念结语参考文献原理-最优估计技术这一部分...

LMS自适应滤波的FPGA实现(二)闭环系统搞自闭著文章目录LMS自适应滤波的FPGA实现(二)算法流程应用场景FPGA实现4阶LMS自适应滤波编写testbeach..?Matlab生成仿真数据Modelsim仿真结果收敛时间滤波效果改进方向阶数提高流水线化变步长算法多相分解结语算法流程这个算法来源于上一篇博客LMS自适应滤波的FPGA实现(一)所介绍的最后一个算法->Widro...

试一下语法支持module and_gate( input a, input b, output wire c);assign c = a&b; import tensorslow as tf...