计算机组成原理 确定片选逻辑,片选逻辑.ppt

片选逻辑

计算机组成原理 ——第4章 主存储器 4.8 半导体存储器的组成与控制 1. 存储器容量扩展 位扩展 字扩展 字位扩展 2. 存储控制 集中刷新 分散刷新 异步刷新 3. 存储校验线路 复习(一) RAM存储器芯片总结 RAM存储器芯片有多种型号，每一RAM存储器芯片具有： 地址线Ai：引脚数与存储芯片的单元数有关； 数据线Di：引脚数与存储芯片的字长有关； 复习(二) 例1：某RAM芯片，其存储容量为16K×8位，问： (1)该芯片引出线的最小数目应为多少？ (2)存储器芯片的地址范围是什么？ 复习(三) SRAM芯片2114(1K×4位) 1、存储器容量扩展 1、存储器容量扩展——位扩展 例2 使用8K×1位RAM芯片组成8K×8位的存储器，画出逻辑框图。 分析： ①芯片位数小于存储器所要求的位数，需进行位扩展。 ②8个芯片的关系是平等的，同时工作，并联的，对应的地址一一相连。 ③详细的连接见下图： 8K×1位RAM芯片组成8K×8位的存储器 位扩展总结： 当构成内存的存储芯片的字长 < 内存单元的字长时，就要进行位扩展，使每个单元的字长满足要求。 位扩展方法： 将每片的地址线、片选CS、读写控制线并联，数据线分别引出。 位扩展特点： 存储器的单元数不变，位数增加。 1、存储器容量扩展——字扩展 例3 使用16K×8位的RAM芯片组成一个64K×8位的存储器。 分析： ①芯片的字数不够，需进行字扩展。 ②共需芯片数目是64K÷16K＝4。将4片RAM的地址线、数据线、读写线一一对应并联。 ③出现地址线不够问题，如何解决？ 可以用高2位地址作为选片端。 ④详细的连接见下图： 16K×8位的RAM芯片组成一个64K×8位的存储器 字扩展总结： 特点: 地址空间的扩展。芯片每个单元中的字长满足，但单元数不满足。 扩展原则： 每个芯片的地址线、数据线、读写控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。 1、存储器容量扩展——字位扩展 实际存储器往往需要在字向、位向两个方向同时扩展。 一个存储器的容量为M×N位，若使用L×K位的存储芯片，则该存储器共需的芯片个数为： 2114(1K×4)SRAM芯片组成容量为4K×8的存储器 2114(1K×4)SRAM芯片组成容量为4K×8的存储器 2114(1K×4)SRAM芯片组成容量为4K×8的存储器 2114(1K×4)SRAM芯片组成容量为4K×8的存储器 2114(1K×4)SRAM芯片组成容量为4K×8的存储器 例5：某半导体存储器总容量4K×8位。其中固化区2K字节，选用EPROM芯片2716(2K×8位)；工作区2K字节，选用SRAM芯片2114(1K×4/片)。地址总线A15～A0(低)，双向数据总线D7～D0(低)。 片选信号的产生逻辑—寻找地址空间的特征值 4K空间需12位地址，A15~A12不用 芯片1：0000~07FF，A10~A0全部占用为地址信号，A11始终为0，此空间外地址的A11必为1，故片选逻辑为/A11 芯片2：0800~0BFF，A9~A0全部占用为地址信号，A11始终为1， A10始终为0，故片选逻辑为A11 ·/A10 芯片3：0C00~0FFF，A9~A0全部占用为地址信号，A11始终为1， A10始终为1，故片选逻辑为A11 ·A10 设计结果 芯片1使用11位地址A10～A0， A11用于片选 芯片2、3都使用并联的10位地址A9～A0， 并将A11、A10用于片选 芯片级存储器逻辑图应表示出： 所用存储芯片。 各芯片的地址线。 片选逻辑。 注意，芯片的片选信号一般是/CS，即低电平有效，设计往往先从逻辑命题真写出逻辑式 数据线。数据总线是双向总线，数据通路宽度8位。ROM芯片数据为单向输出。RAM芯片为双向连接。2114每片4位，分别连到数据线D7～D4和D3～D0，两组拼接为8位。 读/写控制R/W。2716没有R/W输入端，R/W信号只送至RAM芯片2114。 思考题： 思考题： 思考题： 存储系统 CPU与主存 巨大的性能差距——Memory Wall 提高访存效率的途径 增强存储器的性能 增加存储器字长 采用并行操作的双端口存储器 每个周期存取多个字 CPU与主存之间插入高速的Cache 存储系统 高速缓冲存储器(Cache) 高速缓冲存储器(Cache) Cache的基本原理 介于CPU与主存之间 基于高速的SRAM 小容量、高速度 硬件实现的管理功能 对程序员透明 Cache的基本原理 读操作 CPU发送地址到Cache/主存 Cache命中则直接读出数据 否则主存将数据送至CPU和Cache Cache的基本原理