计算机组成原理太原工业学院,计算机组成原理实验

《计算机组成原理实验》由会员分享，可在线阅读，更多相关《计算机组成原理实验(20页珍藏版)》请在人人文库网上搜索。

1、成绩: 计算机原理实验室实验报告 课 程： 计算机组成原理 姓 名： 姜香玉 专 业： 网络工程 学 号： 132055215 日 期： 2015年12月 太原工业学院 计算机工程系 计算机原理实验室实验报告 实验一：运算器实验 实验环境 PC机+ Win 2003 + emu8086+ proteus 仿真器 实验日期 2015 年.10 一实验内容 1. 熟悉proteus仿真系统 2. 设计并验证4位算数逻辑单元的功能 3. 实现输入输出锁存 4. 实现8位算数逻辑单元 二.理论分析或算法分析 实验原理： 算术逻辑运算单元的核心是由74LS181构成，它可以进行二进制数的算术逻辑运 算，。

2、74LS181的各种工作方式可通过设置其控制信号来实现。当正确设置74LS181的各 个控制信号，74LS181会运算数据锁存器内的数据。由于数据锁存器已经把数据锁存， 只要74LS181的控制信号不变，那么 74LS181的输出数据也不会发生改变。输出缓冲 器米用74LS245，当控制信号为低电平时，74LS245导通，把74LS181的运算结果输 出到数据总线，高电平时，74LS245的输出为高阻。 实验中所用的运算器数据通路如图所示。 其中运算器由两片 74LS181以并/串形式构成8位字长的ALU。 运算器的输出经过一个三态门(74LS245)以8芯扁平线方式和数据总线相连， 运算器 。

3、的2个数据输入端分别由二个锁存器(74LS273)锁存，锁存器的输入亦以8芯扁平线方式 与数据总线相连，数据开关(INPUT DEVICE)用来给出参与运算的数据，经一三态门 (74LS245)以8芯扁平线方式和数据总线相连，数据显示灯(BUS UNIT)已和数据总线相 连，用来显示数据总线内容。 三实现万法 (含实现思路、程序流程图、实验电路图和源程序列表等) 实现电路图： 1.设计并验证4位算数逻辑单元的功能 丄 pi w ggj B1斗 SW7- SW-SPiD.T . DjJL 日N直 EH门 2 1 丁 E. SW11 QD Q a Q Q U2 0E- 2 _n- _n _u -f。

4、i- 9 1 I 1 I 订 EXT* 741 c裂寫MC6M 一淮 AO FO Al F1 A2 F2 嗣 F3 QO 比P Bl CN*4 B2 0 B3 P ClN so SJ M 7lLSi01 U4 2.实现8位算数逻辑单元 J ui rq” r计 WGF J Aidi JJ* B y fi = iE E 1 - J品 Hi U3 lEE 3 I NET 匸二亠卜二 UiA.1 四.实验结果分析(含执行结果验证、输岀显示信息、图形、调试过程中所遇的问题及处理方法等 ) (一)验证了基本要求，实现了设计并验证4位算数逻辑单元、实现输入输出锁存、实现 8位算数逻辑单元的功能. 运行结果：。

5、图一 Eu-SPDtT f-lEKTK SW11 5W1PDT 9W7 I V亠 鞅叮 亍丄 卿Q 护丄 _ Jrt- 5PQT M Of 1 1 Dl 們 04 G1 04 G4 D (H M M 0? W UZ LL SW2 实验结果分析 实验四：微程序控制器实验 实验环境PC机+ Win7+ proteus仿真器 实验日期 2015.12 实验内容 基本要求： 1.掌握微程序控制器工作原理 2设计并实现指令的微程序片段 .理论分析或算法分析 程序查询方式是最简单、经济的I/O方式，通常接口中至少有两个寄存器，一个是数 据缓冲寄存器，即数据端口，用来存放与方式，通常接口中至少有两个寄存器，。

6、一个是数 据缓冲寄存器，即数据端口，用来存放与CPU进行传送的数据信息；另一个是供进行传 送的数据信息；另一个是供 CPU查询的设备状态寄存器，这个寄存器由多个标志位组成， 其中最重要的是“外设准备就绪”标志(输入或输出设备的准备就绪标志可以不是同一位) 当要的是“外设准备就绪”标志(输入或输出设备的准备就绪标志可以不是同一位)。当 CPU得到这位标志后就进行判断，以决定下一步是继续循环等待还是进行得到这位标志后 就进行判断，以决定下一步是继续循环等待还是进行I/O传送。 三.实现方法(含实现思路、程序流程图、实验电路图和源程序列表等) 实验电路图 将数据送入锁存器： CPU从锁存器中读取数据。

7、: *?:wcr -lc 准备读取下一个数据: U2 U1 USA U4 器誥養a 4LV J鈕 E- 12 rec iF :er C?UP CBi 啓UKJ% L SEhO 5W-ST* .包 a =1丨i丨丨丨i S8丨丨丨丨丨 n 泊 M2护 4IJ|B viPMF SET rw r-REti LI5B fficerve 四. 实验结果分析 (含执行结果验证、输岀显示信息、图形、调试过程中所遇的问题及处理方法等) 过程分析： 在输入设备准备好数据时，发出一个选通信号KEY-BUS将数据通过总线接 收器74LS245送入总线，然后通过总线把数据传送到锁存器74LS373 (图中的 U2),。

8、同时将D触发器U3:B的Q输出端置为1 (即灯READ_NEXT),表示接口 中已经有数据(即准备就绪)。CPU要从外设输入数据时，先执行输入指令读取 状态字，如READ_NEXT=再执行输入指令从锁存器中读取数据，同时把DE_C2 置为1,表示可以准备从外设接收下一个数据； 如果READ_NEXT=(M踏步等待， 直至READ NEXT为止。 五. 结论 通过本次实验，我掌握了程序查询的基本思想以及工作流程。通过仿真电 路，虽然实验中遇到问题，但在老师和同学的帮助下，最终还是实现了程序查 询方式的输入接口和输出接口的工作流程仿真，完成了本次实验。 实验五：微程序设计实验 实验环境 PC机+ 。

9、Win 2003 + proteus 仿真器 实验日期 2015.12 一实验内容 1. 了解微程序执行过程 2. 设计并实现指令的微程序执行过程 3. 分析取指过程与微地址的关系 二、理论分析或算法分析 1、微程序的设计 理论分析或算法分析 微地址显示灯显示的是后续微地址，而26位显示灯显示的是当前微单元的二进制控 制位。 微控制代码输出锁存器 273(0-2)、175及后续微地址输出锁存器 M7M2(74LS74)o CK0、CK1、CK2 CK3为微控制器微代码锁存输出控制位。 T2为后续微地址输出锁存控制位，在模型机运行状态有效。 微控制程序存贮器(6116)片选端CS0 CS1、CS。

10、2 CS3受控于管理 CPU(89C52)o 微控制程序存贮器(6116)读、写端OE WE匀受控于管理 CPU(89C52)。 SE5SE0是指令译码的输入端，通过译码器确定相应机器指令的微代码入口地址。 4片245在CPU管理下产生装载微代码程序所需的四路8位数据总线及低5位地址线。 管理CPU(89C52)及大规模可编程逻辑器件MACH128I是系统的指挥与控制中心。 这种方式的特点是微程序控制部件中的微地址中的微地址产生线路主要是微地址计 数器MPC, MPC的初值由微程序首址形成线路根据指令操作码编码形成，在微程序执行 过程中该计数器增量计数，产生下一条微指令地址。这使得微指令格式中。

11、可以不设置“下 地址场”，缩短了微指令长度，也使微程序控制部件结构较简单。但微程序必须存放在控 存若干连续单元中。 2)断定方式微程序控制部件示意图 微指令中设有“下地址场”，他指出下条微指令的地址，这使一条指令的微程序中的 微指令在控存中不一定要连续存放。在微程序执行过程中。微程序控制部件中的微地址 形成电路直接接受微指令下地址场信息来产生下条微指令地址，微程序的首址也由此微 地址形成线路根据指令操作码产生 三、实现方法(含实现思路、程序流程图、实验电路图和源程序列表等) 将全部微程序微指令格式变址的二进制代码表 四.实验结果分析 (含执行结果验证、输岀显示信息、图形、调试过程中所遇的问题及处理方法等) (一)验证了基本要求，实现了设计并实现指令的微程序执行过程、分析取指过程与微地 址的关系的功能 -: 五.结论 完成了本次实验要求的设计并实现指令的微程序执行过程、分析取指过程与微地址的关 系的内容，并了解微程序执行过程，微程序即实现程序的一种手段，具体就是将一条机 器指令编写成一段微程序。每一个微程序包含若干条微指令，每一条微指令对应一条或 多条微操作。在有微程序的系统中，CPU内部有一个控制存储器，用于存放各种机器指令 对应的微程序段。当 CPU执行机器指令时，会在控制存储器里寻找与该机器指令对应的 微程序，取出相应的微指令来控制执行各个微操作，从而完成该程序语句的功能。。