(原創) 無論設計軟體硬體，拿到spec後，第一件事情就是model (OO)

今天是我修軟體工程的第一堂課，我學到第了model的概念，為什麼要model呢?其實在工程界，都是先model然後才實做，如建築師一定要先設計整棟大樓的設計圖，詳加考慮後，然後才開始施工。設計一台車子也一樣，一定要先畫設計圖，然後才製造。設計硬體IC也如此，雖然說有Verilog這種硬體描述語言，但也是先有方塊圖後，才去寫Verilog，所以名稱很貼切，硬體『描述』語言，只是在描述方塊圖而已，其實方塊圖就是一種model。

我們看到工程界什麼都要model，連資訊相關的硬體開發也是如此，但說來慚愧，就只有軟體開發沒有設計圖，大都是系統分析給你spec後，就開始猛寫程式了，這也是軟體無法『工程化』的原因，只能算『手工業』。

model有什麼好處呢?model將整個系統先『抽象化』，讓你可以看到整個架構，而不用考慮細節，在硬體設計當中，由調整架構達到效率最佳化是很常用的方法；而在軟體設計當中，由調整架構也可達到效率、彈性、及重複使用等要求。

這是我目前初淺的見解，歡迎指正，但最少我目前的觀念是，無論是設計軟體硬體，拿到spec後，第一件事情一定是先『model』，然後才是coding，絕對不能再像以前一樣，拿到spec後就是埋頭coding。

See Also
(原創) HDL只是代表一個model (初級) (Verilog)