Chisel3 - util - MixedVec

最新推荐文章于 2023-06-02 15:38:17 发布

weixin_34219944

最新推荐文章于 2023-06-02 15:38:17 发布

阅读量237

点赞数

CC 4.0 BY-SA版权

文章标签： scala

原文链接：http://www.cnblogs.com/wjcdx/p/10171617.html

本文深入探讨了Chisel3中MixedVec类的功能与用法，包括其继承自Record的基础特性，以及通过不同方式初始化MixedVec的方法，如使用序列、不定长参数列表等。此外，还介绍了MixedVecInit的使用，以及MixedVec在向量操作中的应用。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

https://mp.weixin.qq.com/s/mO648yx4_ZRedXSWX4Gj2g

可以容纳不同类型的变量的向量。

参考链接：

https://github.com/freechipsproject/chisel3/blob/master/src/main/scala/chisel3/util/MixedVec.scala

1. MixedVec类

1) 继承自Record

2) 实现基本方法

其中，:= 为批量连接方法（Strong bulk connect）。

2. MixedVecInit

带初始值的工厂方法：

传入的参数作为初始值，即值的来源（source）。

3. MixedVec

通过各种不同的方式，传入MixedVec的各个元素。

1) 序列：Seq[T]

2) 不定长参数列表：T*

使用val0 +: vals.toSeq把val0添加到生成的序列的开始；

3) MixedVec

4) 向量：Vec[T]

Vec中的所有元素类型相同，所以使用vec.sample_element即可。

4. 附录

转载于:https://www.cnblogs.com/wjcdx/p/10171617.html

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

weixin_34219944

关注关注

0
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

第十七章 Chisel基础——数据类型

qq_34291505的博客

02-19

2万+

一、Chisel的常见问题在学习Chisel前，应该熟悉一些常见问题，这些问题在编写Chisel的任何时候都应该牢记。 ①Chisel是寄宿在Scala里的语言，所以它本质还是Scala。为了从Chisel转变成Verilog，语言开发人员开发了一个中间的标准交换格式——Firrtl，它跟Vrilog是同一级别的，两者都比Chisel低一级。编写的Chisel代码首先会经过Firrtl编译器...

第十九章 Chisel基础——常用的硬件原语

热门推荐

qq_34291505的博客

02-21

2万+

前两章介绍了基本的数据类型和硬件类型，已经足够编写基本的小规模电路。至于要如何生成Verilog，会在后续章节讲解。如果要编写大型电路，当然也可以一砖一瓦地搭建，但是费时费力，完全体现不出软件语言的优势。Chisel在语言库里定义了很多常用的硬件原语，读者可以直接导入相应的包来使用。让编译器多干活，让程序员少费力。一、多路选择器因为多路选择器是一个很常用的电路模块，所以Chisel内建了几...

参与评论您还未登录，请先登录后发表或查看评论

Chisel3 - util - OneHot

weixin_34163553的博客

12-24

435

https://mp.weixin.qq.com/s/Jsy8P3m9W2EYKwneGVekiw 独热码相关的电路生成器。参考链接： https://github.com/freechipsproject/chisel3/blob/master/src/main/scala/chisel3/util/OneHot.scala 1. PriorityEncode...

Chisel3 - util - Lookup

weixin_33711647的博客

12-24

513

https://mp.weixin.qq.com/s/g85Si6n37D9PYfR5hEoRQQ 实现一个查找逻辑。参考链接： https://github.com/freechipsproject/chisel3/blob/master/src/main/scala/chisel3/util/Lookup.scala 1. Lookup ...

Chisel3 - util - LFSR16

weixin_34236869的博客

12-24

304

https://mp.weixin.qq.com/s/DSdb4tmRwDTOki7mbyuu9A 实现16位线性反馈移位寄存器。可用于生成简单的伪随机数。参考链接： https://github.com/freechipsproject/chisel3/blob/master/src/main/scala/chisel3/util...

Chisel3 - util - ReadyValid

weixin_33912445的博客

12-15

339

https://mp.weixin.qq.com/s/g7Q9ChxHbAQGkbMmOymh-g ReadyValid通信接口。通信的双方为数据的生产者（Producer）和消费者（Consumer）。通信协议： 1. Producer有数据要发送，则把Valid位置位为1； 2. Consumer准备好接收了，则把Ready为置位为1； 3. Producer发现Rea...

Chisel3 - util - Valid

weixin_34186128的博客

12-13

560

https://mp.weixin.qq.com/s/L5eAwv--WzZdr-CfW2-XNA Chisel提供的Valid接口。如果valid为置1，则表明输出的bits有效；反之，则输出无效。参考链接： https://github.com/freechipsproject/chisel3/blob/master/src/main/scala/chisel3/util/...

Chisel3 - util - BitPat

weixin_33845477的博客

12-23

604

https://mp.weixin.qq.com/s/80Q8j-OSMtgh5a92pI-MZA 使用value和mask来描述一个比特模式，即：value = bits & mask. 参考链接： https://github.com/freechipsproject/chisel3/blob/master/src/main/scala/chisel3/util/Bi...

Chisel3 - util - Arbiter

weixin_34245082的博客

12-16

427

https://mp.weixin.qq.com/s/7Y23gV6yPvtmvKHTo2I8mw 基于ReadyValid接口实现的多入单出仲裁器。参考链接： https://github.com/freechipsproject/chisel3/blob/master/src/main/scala/chisel3/util/Arbiter.scala 1. A...

chisel语法学习

adminTa的博客

06-02

1066

Chisel提供了三种数据类型来描述连接、组合逻辑和寄存器：Bits，UInt，和SInt。UInt和SInt扩展了Bits，并且所有三种类型都表示位的向量。UInt为这个位向量赋予了无符号整数的含义，SInt为有符号整数的含义。Chisel使用2的补码作为有符号整数表示。位向量的宽度由chisel宽度类型（Width）定义。常量也可以通过宽度来定义，使用Chisel widthChisel受益于Scala的类型推断，在许多地方可以省略类型信息。这对于位宽也是有效的。

chisel常见数据类型详解(更新)

耐心的小黑的博客

02-18

7852

以下内容均摘自：https://blog.youkuaiyun.com/qq_34291505 一、Chisel的常见问题在学习Chisel前，应该熟悉一些常见问题，这些问题在编写Chisel的任何时候都应该牢记。 ①Chisel是寄宿在Scala里的语言，所以它本质还是Scala。为了从Chisel转变成Verilog，语言开发人员开发了一个中间的标准交换格式——Firrtl，它跟Vrilog是同一级别的，两者都比Chisel低一级。编写的Chisel代码首先会经过Firrtl编译器，生成Firrtl代码，也就是一

Chisel入门（三）------Chisel的基本语法1

qq_38798111的博客

03-07

3157

Chisel入门----Chisel的基本语法

chisel常用的硬件原语(更新)

耐心的小黑的博客

06-21

4363

主体内容摘自：https://blog.youkuaiyun.com/qq_34291505/article/details/87862433 前两章介绍了基本的数据类型和硬件类型，已经足够编写基本的小规模电路。至于要如何生成Verilog，会在后续章节讲解。如果要编写大型电路，当然也可以一砖一瓦地搭建，但是费时费力，完全体现不出软件语言的优势。Chisel在语言库里定义了很多常用的硬件原语，读者可以直接导入相应的包来使用。让编译器多干活，让程序员少费力。一、多路选择器因为多路选择器是一个很常用的电路模块，所以Ch

chisel线网（wire）和寄存器（reg）详解（更新）

耐心的小黑的博客

06-25

6498

主体内容摘自：https://blog.youkuaiyun.com/qq_34291505/article/details/87714172 在Verilog里，模块内部主要有“线网(wire)”和“四态变量(reg)”两种硬件类型，它们用于描述数字电路的组合逻辑和时序逻辑。在Chisel里，也按这个思路定义了一些硬件类型，包括基本的线网和寄存器。在verilog中我们经常会对线网和寄存器赋值，以完成信号的传递或者电路的连接。在chisel中也是，线网和寄存器最常见的操作都是被赋值，因为只有这样我们才能实现各种我

chisel Vec/集合及其高阶函数使用（以FIR滤波器为例）

耐心的小黑的博客

06-28

2976

一、FIR Filter 现在假设我们需要实现一个FIR滤波器，其实就是实现以下功能：二、系数个数固定的写法 class My4ElementFir(b0: Int, b1: Int, b2: Int, b3: Int) extends Module { val io = IO(new Bundle { val in = Input(UInt(8.W)) val out = Output(UInt(8.W)) }) val x_n1 = RegNext(io.in, 0.

Chisel3 - util - Mux

weixin_33704234的博客

12-24

600

https://mp.weixin.qq.com/s/TK1mHqvDpG9fbLJyNxJp-Q Mux相关电路生成器。参考链接： https://github.com/freechipsproject/chisel3/blob/master/src/main/scala/chisel3/util/Mux.scala 1. MuxCase ...

第十八章 Chisel基础——模块与硬件类型

qq_34291505的博客

02-21

2万+

Chisel在构建硬件的思路上类似Verilog。在Verilog中，是以“模块(module)”为基本单位组成一个完整的独立功能实体，所以Chisel也是按模块划分的，只不过不是用关键字“module”开头来定义模块，而是用一个继承自Module类的自定义class。在Verilog里，模块内部主要有“线网(wire)”和“四态变量(reg)”两种硬件类型，它们用于描述数字电路的组合逻辑和时...

CHISEL 点滴积累之三

mcupro的专栏

02-26

709

package simple1 import chisel3._ import chisel3.util._ class Alu extends Module { val io = IO(new Bundle{ val a = Input (UInt(3.W)) val y = Output (UInt(8.W)) }) //io.y := ~(1 << io.a) ; v...

基于Chisel 3开发mini RISC-V内核指南

资源摘要信息:"Chisel 3的mini RISC-V内核" Chisel（Constructing Hardware in a Scala Embedded Language）是一个硬件描述语言（HDL），用于通过高级语言构造硬件电路。它是用Scala语言编写的，并且可以生成...