协议类接口 - SPI

最新推荐文章于 2022-04-27 15:34:52 发布

转载最新推荐文章于 2022-04-27 15:34:52 发布 · 105 阅读

0 ·

CC 4.0 BY-SA版权

原文链接：http://www.cnblogs.com/zhangshuaifeng/p/10629163.html

本文介绍了SPI（串行外设接口）的基本概念、硬件连接方式及其时序特性，并详细阐述了如何通过配置SPI控制器来实现数据交换。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

一、SPI概述

SPI（Serial Peripheral Interface，串行外设接口）总线系统是一种同步串行外设接口，它可以使CPU与各种外围设备以串行方式进行通信以交换信息。一般主控SoC作为SPI的“主”，而外设作为SPI的“从”。

SPI接口一般使用4条线：串行时钟线（SCLK）、主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOSI和低电平有效的从机选择线SS（在不同的文献里，也常称为nCS、CS、CSB、CSN、nSS、STE、SYNC等）。

上述需要注意的是SoC的时钟要满足SPI设备的时钟的设置（要看具体的SPI设备数据手册）

下图演示了1个主机连接3个SPI外设的硬件连接图。

二、SPI总线的时序

如下图所示在SPI总线的传输中，SS信号是低电平有效的，当我们要与某外设通信的时候，需要将该外设上的SS线置低。此外，特别要注意SPI从设备支持的SPI总线最高时钟频率（决定了SCK的频率）以及外设的CPHA、CPOL模式，这决定了数据与时钟之间的偏移、采样的时刻以及触发的边沿是上升沿还是下降沿。

SPI模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性（CPOL）和相位（CPHA）可以进行配置。如果CPOL=0，串行同步时钟的空闲状态为低电平；如果CPOL=1，串行同步时钟的空闲状态为高电平。如果CPHA=0，在串行同步时钟的第一个跳变沿（上升或下降）数据被采样；如果CPHA=1，在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。

三、SPI控制器
当设置好SoC内部的SPI控制器后，将想要发送的数据写入某寄存器，就会自动发送出去了。

转载于:https://www.cnblogs.com/zhangshuaifeng/p/10629163.html