FPGA学习手记（四）ModelSim入门及Testbench编写——合理利用仿真才是王道

最新推荐文章于 2024-11-26 10:29:20 发布
最新推荐文章于 2024-11-26 10:29:20 发布
阅读量2.5k 收藏 40
点赞数 5
文章标签： c/c++
本文介绍了如何使用ModelSim 10.0c和QuartusII 10.0进行FPGA仿真。通过设置第三方EDA工具、编写Testbench、配置Quartus仿真选项，以及掌握ModelSim的基本操作，详细讲解了Testbench的创建和仿真流程。文中还强调了Testbench的结构、信号定义和时钟设置，并提供了实例代码。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

现在就开始一步步入手ModelSim，并通过与Quartus无缝衔接实现仿真。本文使用了ModelSim10.0c + QuartusII 10.0，其他版本基本雷同，请自行研究。

看不清图的点开看大图！

1.设置第三方EDA工具

在Tools -> Options中设置ModelSim的安装路径，注意要设置到win32文件夹（64位软件对应的就是win64）。

建立一个工程（依然以加法器为例）。在Assignments -> Settings中设置仿真工具为ModelSim。这样Quartus就能无缝调用ModelSim了。

当然也可以在建立工程的时候就设置仿真工具。

2.编写Testbench

说到Testbench，你可以叫它Testbench，或者Testbenches，但不是Test Bench。说起来，就连Quartus也没注意这个问题，至于原因嘛参见Common Mistakes In Technical Texts一文。文章中还列举了些别的错误用语，包括Flip-flop不能写成Flipflop，等等。文章链接：

http://www.sunburst-design.com/papers/Technical_Text_Mistakes.pdf

我

最低0.47元/天 解锁文章

200万优质内容无限畅学
ModelSim-TestBench完整设计方法及实例
吉大秦少游
07-21 5307
文章目录
使用modelsim进行Verilog仿真（包含testbench编写）
热门推荐
weixin_43506155的博客
06-24 2万+
系列文章目录 那啥书接上回 FPGA verilog入门 提示：写完文章后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录系列文章目录前言一、Modelsim工程新建二、Testbench脚本编写三、仿真总结 前言 上一次在FPGA verilog入门中说到使用quartus II 对开发板进行操作点亮LED，在这个过程中实现了Verilog的编写以及在quartus II 中完成了功能性仿真，这回使用modelsim进行仿真。 提示：以下是本篇文章正文内容。 一、Modelsim工程新建
FPGA学习笔记（二）——Modelsim仿真、testbench编写
qq_47422985的博客
10-12 3823
这篇笔记主要讲了Modelsim的基本操作和仿真，testbench的编写，图文结合讲解软件使用方法
ModelSim之Testbench编写
Royonen的博客
10-31 3605
打开模板有，基本工作,包括端口部分的代码和接口变量的声明，我们要做的就是在这个做好的模具里添加我们需要的测试代码。 一个最基本的Testbench包含三个部分，信号定义、模块接口和功能代码。 `timescale 10ps/ 1 ps                               //表示仿真的单位时间为1ns，精度为1ps。 module top_mo
Modelsim工程建立与testbench写法
12-07
1、测试文件的功能是产生设计文件所需要的激励和接收设计文件传输过来的反馈，即产生设计文件的输入，反馈通过实例化接收。 2、测试文件的变量只需要定义，而不需要写成端口，因为不需要绑定管脚。 3、测试文件的内容包括变量定义、变量初始化、变量赋值、实例化。 3、变量定义都写在模块的开头，初始化只在上电后执行一次，初始化、变量赋值和实例化是并行执行的。
modelsim中testbench的编写总结
Dream Room
10-25 8118
1．激励的设置 相应于被测试模块的输入激励设置为reg型，输出相应设置为wire类型，双向端口inout在测试中需要进行处理。 方法1：为双向端口设置中间变量inout_reg作为该inout的输出寄存，inout口在testbench中要定义为wire型变量，然后用输出使能控制传输方向。 eg： inout [0:0] bi_dir_port; wire [0:0] bi_dir_po
【乌拉喵.教程】进一步学习编写TestBench（VHDL语言），quartus与modelsim时序仿真
乌拉大喵喵
10-27 6658
今天为数字钟写display显示代码，还是要用到testbench和modelsim，上次的方法感觉好乱好乱的，今天在前面学习的基础上又查找资料，学到了新的方法，有了新的体会，在这里记录下来。有部分图片啥的是从前面的文档里复制的，更新的主要是今天学习的操作方法。 注意，从今天开始，testbench使用VHDL语句了！ 假设现在已经写好了一个电路vhdl，编译也没问题了，什么都没问题了，就差仿真了。 设置testbench语言 这里使用VHDL语言，确认。 生成testbench..
FPGA和Verilog的一些资料
wjheha的博客
09-23 725
Bookmarks Bookmarks 书签栏 索尔维会议，二十世纪物理学，和物理学史上最珍贵的一张历史照片_江宪庆_新浪博客 致青春---关于工作生活的一点感想 - 钱吉 - 博客园 offsetLeft,Left,clientLeft详解 - 微个日光日 - 博客频道 - youkuaiyun.com www.fpgadesign.cn/p/d.p...
如何编写简单的testbench和运行仿真（三）——modelsim的一些操作技巧
mikusic的博客
01-19 1369
这篇是不定期更新文章，因为有时候会突然想到一些技巧。 1、modelsim显示信号名的简称 2、鼠标中键的使用 3、追逐上升或下降沿 4、modelsim的模拟信号显示方法
FPGA入门基础之Testbench仿真文件编写示例
FPGA_Designer
05-02 1927
引言：在编写完HDL代码后，往往需要通过仿真软件Modelsim或者Vivadao自带的仿真功能对HDL代码功能进行验证，此时我们需要编写Testbench文件对HDL功能进行测试验证。本文我们介绍写Testbench编写的一些要点。
如何编写简单的testbench和运行仿真（二）——简单的testbench和仿真脚本
mikusic的博客
01-17 4151
废话不多说，先上本文中所使用的testbench和仿真脚本的源代码链接。 一、简单的testbench的编写步骤 如果根据UVM验证方法学，成熟的testbench有激励源(sequence)、激励源产生器（sequencer)、激励发射器(driver)、监控器（monitor）、计分板(scoreboard)、算法模型(model)、与DUT的虚拟接口（vif）和测试case等（暂时不懂这些名词也没关系哈），简单的testbench不用这么复杂，只需遵循下面的步骤编写即可。 1、确定仿真时间单位和
数字集成电路设计（五、仿真验证与 Testbench 编写）（一）
y_u_yu_yu_的博客
11-19 4524
Verilog HDL 电路仿真和验证概述和与仿真相关的系统任务
[原创] testbench 设计入门（modelsim）
05-06
虽然简单，但是流程很全，教你一步步实现modelsim仿真，很适合新手！
Verilog学习笔记（4）:仿真验证与Testbench编写
ixue
09-29 1万+
verilog知识总结；verilog考试知识点汇总；仿真验证与Testbench编写；Verilog电路仿真和验证概述；Verilog测试程序设计基础；Testbench及其结构；Verilog仿真结果确认；Verilog仿真效率；典型测试向量的设计；$display和$write；$monitor与$stobe；$time和$reltime；$finish和$stop；$readmemh和$readmem；$random；信号时间赋值语句；时间延迟；边沿触发时间控制；电平敏感事件控制；任务和函数
【学习笔记】【第五章】仿真验证与Testbench编写
MZ学习小屋
09-26 5472
一、Verilog HDL电路仿真和验证概述 仿真，也叫模拟，是通过使用EDA仿真工具，通过输入测试信号，比对输出信号（波形、文本或者VCD文件）和期望值，来确认是否得到与期望所一致的正确的设计结果，验证设计的正确性。验证是一个证明设计思路如何实现，保证设计在功能上正确的一个过程。验证在Verilog HDL设计的整个流程中分为4个阶段： 阶段1: 功能验证——>阶段2: 综合后验证——>阶段
关于使用ModelSim中编写testbench模板问题
weixin_30521161的博客
04-03 969
对于初学者来说写Testbench测试文件还是比较困难的，但Modelsim和quartus ii都提供了模板，下面就如何使用Modelsim提供的模板进行操作。 Modelsim提供了很多Testbench模板，我们直接拿过来用可以减少工作量。对源文件编译完后，鼠标光标移到代码编辑窗后才会在菜单栏看到source选项，点Source->ShowLanguageTemplates然后会...
Modelsim的使用以及设计、激励文件testbench的说明
qq_43433724的博客
11-01 8888
Modelsim的使用以及设计、激励文件testbench的说明
Testbench仿真脚本编写指北
最新发布
moerjie的博客
11-26 903
note]由于 Quartus 的 VWF 仿真只能仿真很短的时间，而且 Vivado 仿真的时候也需要添加激励信号，因此需要编写 testbench 文件进行激励仿真。
TestBench内容编写与方法总结
jk_101的博客
03-27 812
1、不要设置无意义的高精度，时间精度越高，对应的仿真所消耗的资源和时间就越多，比如“`timescale 1ns/1ps”，一般仿真时不需要精确到ps级，所以只需要设置成ns级就行，比如“`timescale 1ns/1ns”。表示打印的时间值的单位， 0 表示秒，-3 表示毫秒，-6 表示微秒，-9 表示纳秒， -12 表示皮秒， -15 表示飞秒；-10表示以100ps为单位。$stop表示暂停仿真，当程序仿真执行到该语句时，仿真会暂停，常用于抓取仿真过程中出现错误状态时，或检测某个信号时，暂停仿真。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值