TMS320F28004x DAC与CMPSS模块：偏移校准、时序依赖与实战配置详解

1. 项目概述与核心价值

在电机驱动、数字电源或者任何需要精密模拟信号输出的实时控制系统中，数字模拟转换器（DAC）和比较器子系统（CMPSS）往往是决定系统性能上限的关键模块。很多工程师在初次接触TMS320F28004x这类高性能MCU时，可能会觉得配置DAC输出一个固定电压、或者让CMPSS产生一个跳变信号，照着例程做就能跑通，似乎没什么难度。但当你真正要把这些模块用到对噪声敏感、对响应速度要求严苛的闭环控制里，比如无刷电机的相电流重构，或者LLC谐振变换器的峰值电流保护，就会发现“跑通”和“用好”之间隔着一道鸿沟。

这道鸿沟里，填满了诸如“为什么我的DAC输出在2.5V参考时很准，换成3.3V就有几十毫伏的偏差？”、“CMPSS配置好了但偶尔会误触发，加了数字滤波反而延迟太大怎么办？”、“斜坡发生器怎么就和我的PWM周期对不上了？”这类实际问题。这些问题往往不能单靠查数据手册的电气参数表解决，它们根植于模块的架构设计、寄存器间的联动逻辑以及校准策略。本文的目的，就是和你一起深挖TMS320F28004x的DAC与CMPSS模块，不满足于简单的功能启用，而是聚焦在 偏移校准 、 寄存器间的时序依赖 以及 CMPSS在复杂场景下的实战配置 这些容易踩坑的细节上。我会结合手册中的要点和实际调试中的经验，把配置背后的“为什么”讲清楚，并提供可直接复用的校准流程和配置框架，帮助你在下一个高精度实时控制项目中，让这些模拟外设真正稳定、可靠地工作起来。

2. DAC模块深度解析与偏移校准实践

DAC模块是将控制器数字世界决策结果转化为模拟世界执行命令的“喉舌”。在F28004x上，它是一个12位、带输出缓冲的DAC，但它的精度不仅仅取决于这12位的分辨率，更取决于其内部的校准机制。

2.1 DAC架构与核心寄存器精讲

在开始校准前，必须理解几个核心寄存器是如何协同工作的。这不仅仅是知道它们的功能，更要明白操作它们的先后顺序和潜在陷阱。

DACCTL (DAC控制寄存器) ：这是DAC的“大脑”。其中几个关键位决定了DAC的行为模式：

• DACREFSEL (位0) ：参考电压选择。这是校准的 前提 。 0 表示使用外部引脚 VDAC 和 VSSA 作为参考； 1 表示使用内部ADC的参考电压 VREFHI 和 VSSA 。这个选择直接影响DAC的输出范围。例如，当 VDAC=3.3V 时，DAC输出范围为0~3.3V；当使用内部 VREFHI （通常为2.5V或3.0V，取决于配置）时，范围则相应变化。 关键点 ：偏移校准值是在特定参考电压下（通常是内部2.5V参考）标定的，切换参考源后必须重新评估或调整偏移量。
• LOADMODE (位2) ：DACVALA加载模式。 0 表示在下一个系统时钟（SYSCLK）加载； 1 表示在指定的EPWMSYNCPER信号边沿加载。这个配置对于需要与PWM周期严格同步的应用（如生成与PWM死区对齐的模拟指令）至关重要。 但这里有一个巨坑 ：手册15.2.3节明确指出，如果EPWM模块的 TBCTR 和 TBPRD 寄存器都为0， EPWMSYNCPER 信号会保持为高电平，导致 DACVALA 立即从 DACVALS 加载， 无视 LOADMODE 的设置。因此， 务必先配置并启动EPWM模块，使其产生正常的同步信号，然后再将 LOADMODE 设为1 。错误的顺序会导致同步功能失效，输出时序混乱。
• SYNCSEL (位[7:4]) ：选择使用哪个EPWM模块的 EPWMSYNCPER 信号。这实现了DAC输出与多个PWM模块中某一个的精确同步。

DACVALS 与 DACVALA (影子与活动值寄存器) ：这是典型的影子寄存器架构，用于实现无毛刺的数值更新。你写入 DACVALS （影子寄存器），然后在指定的同步事件（由 LOADMODE 和 SYNCSEL 决定）发生时， DACVALS 的值被安全地传输到 DACVALA （活动寄存器），从而立即改变DAC的实际输出电压。这种机制确保了在复杂的实时控制循环中，DAC输出的更新是原子性的，不会在传输过程中产生中间状态的错误电压。

DACTRIM (DAC修调寄存器) ：校准的核心所在。其低8位 OFFSET_TRIM 是一个 有符号 的补码值，范围从-128到+127。这个值会在DAC内部被转换为一个微小的模拟电压偏移量，与DAC的输出相加或相减，用以补偿制造工艺引入的固有零位误差。

2.2 偏移误差的本质与校准原理

手册15.2.2节对偏移误差（Zero offset error）的定义非常关键： 在中间码（2048，对于12位DAC即半量程）时，实际输出电压与理想值（参考电压的一半）的差值 。假设参考电压 VREF = 2.5V ，理想情况下，写入 DACVAL=2048 ，输出应为 1.25V 。如果实际测量为 1.23V ，那么偏移误差就是 -20mV 。

为什么校准如此重要？因为这个误差是 固定的系统误差 。无论你输出什么电压，这个 -20mV 的偏差都会叠加在上面。在开环应用中，这可能只是精度损失；但在闭环控制中，这个固定偏差会被积分器不断累积，可能导致系统稳态误差甚至不稳定。

芯片出厂时，TI的 Device_cal() 函数会在特定条件下（通常是 VREF=2.5V ）计算出一个初始的 OFFSET_TRIM 值并写入。 但请注意 ：这个校准值仅在出厂测试的特定参考电压下最优。一旦你改变了DAC的参考电压（例如，将 DACREFSEL 从内部 VREFHI 改为外部 VDAC=3.3V ），原有的 OFFSET_TRIM 值就不再准确。因为DAC内部的误差源其绝对值（以mV计）可能不变，但相对于新的满量程电压，其相对误差发生了变化。因此，在非2.5V参考电压下使用DAC，手动进行偏移校准是保证精度的必要步骤。

2.3 实战：基于DAC_tuneOffsetTrim()的校准流程

C2000Ware提供了 DAC_tuneOffsetTrim() 函数来辅助校准。但函数本身只是个工具，理解其背后的操作流程和硬件设置才是关键。下面是一个可操作的校准步骤：

1. 硬件准备 ：

   • 将DAC输出引脚（如 DACOUTA ）连接至一个高精度数字万用表（建议6位半）或高精度ADC的输入通道，用于测量实际电压。
   • 确定并固定你的DAC参考电压（ VDAC 或内部 VREFHI ）。这是校准的基准，校准时和后续应用时必须一致。
   • 确保模拟地（ VSSA ）和数字地（ VSS ）之间连接良好，减少噪声干扰。

2. 软件初始化 ：

   • 配置DAC模块时钟并使能。
   • 配置 DACCTL 寄存器， 锁定你的参考电压选择 （ DACREFSEL ）。
   • 将 DACOUTEN 置1，使能输出缓冲器。
   • 将 DACVALS 设置为中间码 2048 ，并确保 LOADMODE=0 （立即加载），让DAC输出目标电压。

3. 执行校准函数 ：

   // 假设使用DAC-A
   DAC_tuneOffsetTrim(