计算机课拆卸实验报告,计算机组成原理课程实验报告.doc

该实验报告详细介绍了使用Verilog语言设计和实现一个包含ALU的单周期指令CPU的过程,旨在理解计算机各部件的工作原理和连接逻辑。报告中包含了ALU模块的逻辑设计,以及CPU在执行55条指令时的功能验证。此外,还涉及了CPU执行汇编程序的能力。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

a7f4a3f590493a1e451dd952a488fd7c.gif 计算机组成原理课程实验报告.doc

(19页)

bfe5bc8365e99bb8653bbe4c9952d87d.gif

本资源提供全文预览,点击全文预览即可全文预览,如果喜欢文档就下载吧,查找使用更方便哦!

11.90 积分

同济大学计算机科学与技术系计算机组成原理课程实验报告学 号 1452312 姓 名 冯凯 专 业 计算机科学与技术 授课老师 王力生 日 期 2016.06.18 一、 实验目标1、熟悉Verilog语言的编写。2、掌握计算机的每个部件的构成逻辑及工作原理,计算机各部件之间的连接逻辑,计算机整机的工作原理。 3、掌握CPU功能。4、设计55条单周期指令CPU下板成功2、.在自己的CPU上跑一个汇编程序二、 总体设计1. 作品功能设计及原理说明module comp( input clock, input resetn, output [2:0] r, output [2:0] g, output [1:0] b, output hs, output vs, );2. 硬件逻辑图三、 主要模块设计1.ALUmodule alu( input [31:0] a, input [31:0] b, input [3:0] aluc, output [31:0] r, output zero,//零标志 output carry, // 进位标志位 output negative, // 负数标志位 output overflow // 溢出标志位 ); wire [31:0] d_and = a&b;//0100 wire [31:0] d_or = a|b;//0101 wire [31:0] d_xor = a^b;//0110 wire [31:0] d_nor = ~(a|b);//0111 wire [31:0] d_lui = {b[15:0],16'h0};//100x wire [31:0] d_slt = ab)||(~a[31]&&~b[31]&&a

4d91c43bfc72ca913299809b07b4968f.gif  天天文库所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值