f clk hclk pclk

最新推荐文章于 2023-01-09 16:23:38 发布
转载 最新推荐文章于 2023-01-09 16:23:38 发布 · 164 阅读 · 0 ·
CC 4.0 BY-SA版权
原文链接：http://www.cnblogs.com/ai616818/archive/2012/03/23/2413848.html

时钟控制：

三种时钟信号：

Fclk CPU时钟，1/Fclk 即为cpu时钟 周期

Hclk AHB时钟信号 advanced high-performance bus

Pclk APB 时钟信号 advanced peripheral（周边，外围！） bus 

 

 

 

 

 

 

 

 

 

 

 

转载于:https://www.cnblogs.com/ai616818/archive/2012/03/23/2413848.html

JZ2440开发笔记（8）——FCLK、HCLK和PCLK
weixin_30716141的博客
07-27 483
　　S3C2440中有三种时钟，分别是FCLK，HCLK和PCLK。这三种时钟的功能各不相同，其中FCLK主要是为ARM920T的内核提供工作频率，如图： 　　HCLK主要是为S3C2440 AHB总线（Advanced High performance Bus）上挂接硬件提供工作频率，AHB总线主要挂接有内存，NAND，LCD控制器等硬件，如图： 　　PCLK主要是为APB总线提供频...
FCLK PCLK HCLK
热门推荐
vrix的专栏
07-28 1万+
一、对clock的基本认识1 s3c2410的clock & powermanagement模块包含三个部分：clock control、usb control、powercontrol。现在的关注点是clock control。   2、s3c2410有两个pll（phase lockedloop，锁相环，在高频中学过，可以实现倍频，s3c2410的高
【转载】FCLK PCLK HCLK
每天进步一点点
06-30 3731
 FCLK, HCLK, and PCLK(S3C2410) http://blog.chinaunix.net/u/21948/showart_362619.html文章说明：calmarrow（lqm）原创，参考thisway.diy的《S3C2410完全开发》文章引自：http://piaoxiang.cublog.cn
arm中的PLL，MPLL，UPLL，FCLK，HCLK，PCLK的作用概述
ll148305879的博客
06-28 3141
arm中的PLL，MPLL，UPLL，FCLK，HCLK，PCLK的作用概述 前言： 不同公司，不同等级的ARM架构也是有许多共同的地方，因此以最为广泛使用的2440为实例讲解。一，PLL S3C2440 CPU主频可达400MHz，开发板上的外接晶振为12M，通过时钟控制逻辑的PLL（phaselockedloop，锁相环电路）来倍频这个系统时钟。2440有两个...
/** ******************************************************************************* * @file iap/iap_boot/source/main.c * @brief Main program of IAP Boot. @verbatim Change Logs: Date Author Notes 2022-03-31 CDT First version 2022-10-31 CDT Add configuration of XTAL IO as analog function 2023-01-15 CDT Replace PWC_HighPerformanceToLowSpeed to PWC_HighPerformanceToHighSpeed 2023-09-30 CDT SysTick_Handler add __DSB for Arm Errata 838869 2024-11-08 CDT Modify XTAL pins definition @endverbatim ******************************************************************************* * Copyright (C) 2022-2025, Xiaohua Semiconductor Co., Ltd. All rights reserved. * * This software component is licensed by XHSC under BSD 3-Clause license * (the "License"); You may not use this file except in compliance with the * License. You may obtain a copy of the License at: * opensource.org/licenses/BSD-3-Clause * ******************************************************************************* */ /******************************************************************************* * Include files ******************************************************************************/ #include "main.h" /******************************************************************************* * Local type definitions ('typedef') ******************************************************************************/ /******************************************************************************* * Local pre-processor symbols/macros ('#define') ******************************************************************************/ /* unlock/lock peripheral */ #define EXAMPLE_PERIPH_WE (LL_PERIPH_GPIO | LL_PERIPH_EFM | LL_PERIPH_FCG | \ LL_PERIPH_PWC_CLK_RMU | LL_PERIPH_SRAM) #define EXAMPLE_PERIPH_WP (LL_PERIPH_GPIO | LL_PERIPH_EFM | LL_PERIPH_FCG | \ LL_PERIPH_PWC_CLK_RMU | LL_PERIPH_SRAM) /* Communication timeout */ #define IAP_COM_WAIT_TIME (2000UL) //ms /* BSP XTAL Configure definition */ #define BSP_XTAL_PORT (GPIO_PORT_H) #define BSP_XTAL_PIN (GPIO_PIN_00 | GPIO_PIN_01) /******************************************************************************* * Global variable definitions (declared in header file with 'extern') ******************************************************************************/ stc_modem_com_t ModemCom; stc_modem_flash_t ModemFlash; /******************************************************************************* * Local function prototypes ('static') ******************************************************************************/ /******************************************************************************* * Local variable definitions ('static') ******************************************************************************/ static uint32_t JumpAddr; static func_ptr_t JumpToApp; /******************************************************************************* * Function implementation - global ('extern') and local ('static') ******************************************************************************/ /** * @brief SysTick interrupt handler function. * @param None * @retval None */ void SysTick_Handler(void) { SysTick_IncTick(); __DSB(); /* Arm Errata 838869 */ } /** * @brief Systick De-Initialize. * @param None * @retval None */ void SysTick_DeInit(void) { SysTick->CTRL = 0UL; SysTick->LOAD = 0UL; SysTick->VAL = 0UL; } /** * @brief IAP clock initialize. * Set board system clock to PLL@200MHz * @param None * @retval None */ void IAP_CLK_Init(void) { stc_clock_xtal_init_t stcXtalInit; stc_clock_pll_init_t stcMpllInit; /* Set bus clk div. */ CLK_SetClockDiv(CLK_BUS_CLK_ALL, (CLK_HCLK_DIV1 | CLK_EXCLK_DIV2 | CLK_PCLK0_DIV1 | CLK_PCLK1_DIV2 | CLK_PCLK2_DIV4 | CLK_PCLK3_DIV4 | CLK_PCLK4_DIV2)); GPIO_AnalogCmd(BSP_XTAL_PORT, BSP_XTAL_PIN, ENABLE); (void)CLK_XtalStructInit(&stcXtalInit); /* Config Xtal and enable Xtal */ stcXtalInit.u8Mode = CLK_XTAL_MD_OSC; stcXtalInit.u8Drv = CLK_XTAL_DRV_ULOW; stcXtalInit.u8State = CLK_XTAL_ON; stcXtalInit.u8StableTime = CLK_XTAL_STB_2MS; (void)CLK_XtalInit(&stcXtalInit); (void)CLK_PLLStructInit(&stcMpllInit); /* MPLL config (XTAL / pllmDiv * plln / PllpDiv = 200M). */ stcMpllInit.PLLCFGR = 0UL; stcMpllInit.PLLCFGR_f.PLLM = 1UL - 1UL; stcMpllInit.PLLCFGR_f.PLLN = 50UL - 1UL; stcMpllInit.PLLCFGR_f.PLLP = 2UL - 1UL; stcMpllInit.PLLCFGR_f.PLLQ = 2UL - 1UL; stcMpllInit.PLLCFGR_f.PLLR = 2UL - 1UL; stcMpllInit.u8PLLState = CLK_PLL_ON; stcMpllInit.PLLCFGR_f.PLLSRC = CLK_PLL_SRC_XTAL; (void)CLK_PLLInit(&stcMpllInit); /* Wait MPLL ready. */ while (SET != CLK_GetStableStatus(CLK_STB_FLAG_PLL)) { } /* sram init include read/write wait cycle setting */ SRAM_Init(); SRAM_SetWaitCycle(SRAM_SRAM_ALL, SRAM_WAIT_CYCLE1, SRAM_WAIT_CYCLE1); SRAM_SetWaitCycle(SRAM_SRAMH, SRAM_WAIT_CYCLE0, SRAM_WAIT_CYCLE0); /* 3 cycles for 126MHz ~ 200MHz */ GPIO_SetReadWaitCycle(GPIO_RD_WAIT3); /* flash read wait cycle setting */ EFM_SetWaitCycle(EFM_WAIT_CYCLE5); /* Switch driver ability */ (void)PWC_HighSpeedToHighPerformance(); /* Switch system clock source to MPLL. */ CLK_SetSysClockSrc(CLK_SYSCLK_SRC_PLL); } /** * @brief IAP clock De-Initialize. * @param None * @retval None */ void IAP_CLK_DeInit(void) { CLK_SetSysClockSrc(CLK_SYSCLK_SRC_MRC); /* Switch driver ability */ (void)PWC_HighPerformanceToHighSpeed(); /* Set bus clk div. */ CLK_SetClockDiv(CLK_BUS_CLK_ALL, (CLK_HCLK_DIV1 | CLK_EXCLK_DIV1 | CLK_PCLK0_DIV1 | CLK_PCLK1_DIV1 | CLK_PCLK2_DIV1 | CLK_PCLK3_DIV1 | CLK_PCLK4_DIV1)); CLK_PLLCmd(DISABLE); CLK_XtalCmd(DISABLE); /* sram init include read/write wait cycle setting */ SRAM_SetWaitCycle(SRAM_SRAM_ALL, SRAM_WAIT_CYCLE0, SRAM_WAIT_CYCLE0); SRAM_SetWaitCycle(SRAM_SRAMH, SRAM_WAIT_CYCLE0, SRAM_WAIT_CYCLE0); /* 0 cycles */ GPIO_SetReadWaitCycle(GPIO_RD_WAIT0); /* flash read wait cycle setting */ EFM_SetWaitCycle(EFM_WAIT_CYCLE0); } /** * @brief CRC Initialize. * @param None * @retval None */ void IAP_CRC_Init(void) { stc_crc_init_t stcCrcInit; /* Enable CRC Clock */ FCG_Fcg0PeriphClockCmd(FCG0_PERIPH_CRC, ENABLE); /* Initialize CRC16 */ CRC_StructInit(&stcCrcInit); CRC_Init(&stcCrcInit); } /** * @brief CRC De-Initialize. * @param None * @retval None */ void IAP_CRC_DeInit(void) { CRC_DeInit(); /* Disable CRC Clock */ FCG_Fcg0PeriphClockCmd(FCG0_PERIPH_CRC, DISABLE); } /** * @brief IAP peripheral initialize. * @param None * @retval None */ void IAP_PeriphInit(void) { /* Peripheral registers write unprotected */ LL_PERIPH_WE(EXAMPLE_PERIPH_WE); EFM_FWMC_Cmd(ENABLE); /* Init Peripheral */ IAP_CLK_Init(); SysTick_Init(1000U); COM_Init(); IAP_CRC_Init(); /* Configure COM interface */ ModemCom.SendData = COM_SendData; ModemCom.RecvData = COM_RecvData; /* Configure Flash interface */ ModemFlash.u32FlashBase = FLASH_BASE; ModemFlash.u32FlashSize = FLASH_SIZE; ModemFlash.u32SectorSize = FLASH_SECTOR_SIZE; ModemFlash.CheckAddrAlign = FLASH_CheckAddrAlign; ModemFlash.EraseSector = FLASH_EraseSector; ModemFlash.WriteData = FLASH_WriteData; ModemFlash.ReadData = FLASH_ReadData; } /** * @brief IAP peripheral de-initialize. * @param None * @retval None */ void IAP_PeriphDeinit(void) { /* De-Init Peripheral */ COM_DeInit(); IAP_CRC_DeInit(); SysTick_DeInit(); IAP_CLK_DeInit(); /* Peripheral registers write protected */ EFM_FWMC_Cmd(DISABLE); LL_PERIPH_WP(EXAMPLE_PERIPH_WP); } /** * @brief Jump from boot to app function. * @param [in] u32Addr APP address * @retval LL_ERR APP address error */ int32_t IAP_JumpToApp(uint32_t u32Addr) { uint32_t u32StackTop = *((__IO uint32_t *)u32Addr); /* Check stack top pointer. */ if ((u32StackTop > SRAM_BASE) && (u32StackTop <= (SRAM_BASE + SRAM_SIZE))) { IAP_PeriphDeinit(); /* Jump to user application */ JumpAddr = *(__IO uint32_t *)(u32Addr + 4U); JumpToApp = (func_ptr_t)JumpAddr; /* Initialize user application's Stack Pointer */ __set_MSP(u32StackTop); JumpToApp(); } return LL_ERR; } /** * @brief IAP check app. * @param None * @retval None */ void IAP_CheckApp(void) { uint32_t u32AppAddr; if ((APP_UPGRADE_FLAG != *(__IO uint32_t *)APP_UPGRADE_FLAG_ADDR)) { if ((APP_EXIST_FLAG == *(__IO uint32_t *)APP_EXIST_FLAG_ADDR)) { u32AppAddr = *(__IO uint32_t *)APP_RUN_ADDR; if ((u32AppAddr >= (FLASH_BASE + IAP_BOOT_SIZE)) && (u32AppAddr < (FLASH_BASE + FLASH_SIZE))) { if (LL_OK != IAP_JumpToApp(u32AppAddr)) { /* Jump to app failed */ } } } } } /** * @brief Main function of Boot. * @param None * @retval int32_t return value, if needed */ int32_t main(void) { IAP_PeriphInit(); /* Check app validity */ IAP_CheckApp(); for (;;) { if (LL_OK == Modem_Process(&ModemCom, &ModemFlash, IAP_COM_WAIT_TIME)) { if (LL_OK != IAP_JumpToApp(*(__IO uint32_t *)APP_RUN_ADDR)) { /* Jump to app failed */ } } } } /******************************************************************************* * EOF (not truncated) ******************************************************************************/
07-22
CLK_SetClockDiv(CLK_BUS_CLK_ALL, (CLK_HCLK_DIV1 | ...)); // 配置外部晶振 GPIO_AnalogCmd(BSP_XTAL_PORT, BSP_XTAL_PIN, ENABLE); (void)CLK_XtalInit(&stcXtalInit); // 配置PLL为200MHz stcMpllInit...
void SystemClock_Config(void) { HAL_StatusTypeDef ret = HAL_ERROR; RCC_OscInitTypeDef rcc_osc_init = {0}; RCC_ClkInitTypeDef rcc_clk_init = {0}; rcc_osc_init.OscillatorType = RCC_OSCILLATORTYPE_HSE; // Ñ¡ÔñÒªÅäÖÃHSE rcc_osc_init.HSEState = RCC_HSE_ON; // ´ò¿ªHSE rcc_osc_init.HSEPredivValue = RCC_HSE_PREDIV_DIV1; // HSEÔ¤·ÖƵϵÊý rcc_osc_init.PLL.PLLState = RCC_PLL_ON; // ´ò¿ªPLL rcc_osc_init.PLL.PLLSource = RCC_PLLSOURCE_HSE; // PLLʱÖÓÔ´Ñ¡ÔñHSE rcc_osc_init.PLL.PLLMUL = RCC_PLL_MUL9; // PLL±¶ÆµÏµÊý ret = HAL_RCC_OscConfig(&rcc_osc_init); // ³õʼ»¯ if (ret != HAL_OK) { while (1); } // Ñ¡ÖÐPLL×÷ΪϵͳʱÖÓÔ´²¢ÇÒÅäÖÃHCLK,PCLK1ºÍPCLK2 rcc_clk_init.ClockType = (RCC_CLOCKTYPE_SYSCLK | RCC_CLOCKTYPE_HCLK | RCC_CLOCKTYPE_PCLK1 | RCC_CLOCKTYPE_PCLK2); rcc_clk_init.SYSCLKSource = RCC_SYSCLKSOURCE_PLLCLK; // ÉèÖÃϵͳʱÖÓÀ´×ÔPLL rcc_clk_init.AHBCLKDivider = RCC_SYSCLK_DIV1; // AHB·ÖƵϵÊýΪ1 rcc_clk_init.APB1CLKDivider = RCC_HCLK_DIV2; // APB1·ÖƵϵÊýΪ2 rcc_clk_init.APB2CLKDivider = RCC_HCLK_DIV1; // APB2·ÖƵϵÊýΪ1 ret = HAL_RCC_ClockConfig(&rcc_clk_init, FLASH_LATENCY_2); // ͬʱÉèÖÃFLASHÑÓʱÖÜÆÚΪ2WS£¬Ò²¾ÍÊÇ3¸öCPUÖÜÆÚ if (ret != HAL_OK) { while (1); } } 这是stm32f103zet6工程中的systemclk.c文件，若要将其移植到stm32f429bit6工程中，该如何修改？
最新发布
07-31
我们正在将SystemClock_Config函数从STM32F103ZET6移植到STM32F429BIT6。这两个芯片的时钟树配置有显著差异，主要在于F103最高主频为72MHz，而F429最高可达180MHz，并且F429具有更复杂的PLL配置选项（支持主PLL和...
void HC32F030_CLK_Init_Cfg(void) { stc_sysctrl_clk_config_t HC32F030ClkCfg; stc_sysctrl_pll_config_t HC32F030PLLCfg; /*զԢȸسֵǰҘѫȫҿȥ£*/ ddl_memclr(&HC32F030ClkCfg, sizeof(stc_sysctrl_clk_config_t)); ddl_memclr(&HC32F030PLLCfg, sizeof(stc_sysctrl_pll_config_t)); /*ʹŜIO΢ʨʱד*/ Sysctrl_SetPeripheralGate(SysctrlPeripheralFlash, TRUE); ///< ӲݫҪѶƵքPLLطΪϵͳʱדHCLKܡկս48MHzú̹ӔՋԦԤЈʨ׃FLASH ׁֈսלǚΪ1 cycle(ĬɏֵΪ0 cycle) Flash_WaitCycle(FlashWaitCycle2); #if 0 /*ʨ׃΢ҿʱדƵÊ׶Χ*/ Sysctrl_SetXTHFreq(SysctrlXthFreq6_12MHz); /*ʱדԴѡձ*/ HC32F030ClkCfg.enClkSrc = SysctrlClkXTH; HC32F030ClkCfg.enHClkDiv = SysctrlHclkDiv1; HC32F030ClkCfg.enPClkDiv = SysctrlPclkDiv1; #else ///< ʱדԵʼۯǰìԅЈʨ׃ҪʹԃքʱדԴúՋԦƤ׃PLL Sysctrl_SetRCHTrim(SysctrlRchFreq4MHz); //PLLʹԃRCHطΪʱדԴìӲՋѨҪЈʨ׃RCH HC32F030PLLCfg.enInFreq = SysctrlPllInFreq4_6MHz; //RCH 4MHz HC32F030PLLCfg.enOutFreq = SysctrlPllOutFreq24_36MHz; //PLL ˤԶ32MHz HC32F030PLLCfg.enPllClkSrc = SysctrlPllRch; //ˤɫʱדԴѡձRCH HC32F030PLLCfg.enPllMul = SysctrlPllMul8; //4MHz x 8 = 32MHz Sysctrl_SetPLLFreq(&HC32F030PLLCfg); ///< ѡձPLLطΪHCLKʱדԴ; HC32F030ClkCfg.enClkSrc = SysctrlClkPLL; ///< HCLK SYSCLK/2 HC32F030ClkCfg.enHClkDiv = SysctrlHclkDiv1; ///< PCLK ΪHCLK/8 HC32F030ClkCfg.enPClkDiv = SysctrlPclkDiv1; #endif /*ʱדԵʼۯ*/ if(Sysctrl_ClkInit(&HC32F030ClkCfg) != Ok) { HC32F030_Error_Handler(); } }变量自增一次多少时间
03-18
好的，用户问的是关于HC32F030_CLK_Init_Cfg函数中变量自增一次需要多少时间。首先，我需要回顾之前的对话历史，看看之前讨论的内容。用户之前询问了如何在不使用硬件定时器的情况下，通过系统时钟变量自增来实现...
PCLK FCLK HCLK
曹绍坚(嵌入式学生)
10-09 1267
一、对clock的基本认识     第七部分是“clock & power management”，总结如下：     1 s3c2410的clock & power management模块包含三个部分：clock control、usb control、power con
AHB、APB详解和FCLK,PCLK,HCLK详解
qq_45844792的博客
06-29 4931
AHB、APB详解和FCLK,PCLK,HCLK详解
FCLK/HCLK/PCLK
FcabilitY的专栏
08-06 1435
FCLK: 为CPU核供给时钟信号，我们所说的cpu主频为200MHz，就是指的这个时钟信号，相应的，1/Fclk即为cpu时钟周期 HCLK: 为AHB bus peripherals供给时钟信号，AHB为advanced high-performance bus PCLK: 为APB bus peripherals供给时钟信号，APB为advanced peripherals bus
stm32的各种时钟FCLK、PCLK、HCLK
qq_41483419的博客
01-09 5026
stm32的各种时钟FCLK、PCLK、HCLK
ARM跑快了 --- 时钟初始化
ZhY_Rening的博客
03-20 1383
时钟初始化
嵌入式学习-uboot-lesson6-时钟初始化
Stoneshen的博客
06-28 2697
1 6410时钟体系 从上图以及原理图可以知道下面的内容： 1.采用12M的晶振 2 有三个分频器 APLL MPLL EPLL 3.产生了四个时钟 ACLK HCLK PCLK SCLK 下面是几个时钟的应用范围： 其中ACLK为系统时钟，HCLK和PCLK为各种外设和内部的时钟，SCLK暂且不考虑2时钟初始化过程从上图可以看出，SYSCLK为系统时钟，起初频率为12MHZ，
FCLK，HCLK和 PCLK时钟三者之间的关系
weixin_33695450的博客
11-26 2139
FCLK是提供给ARM920T 的时钟。 HCLK 是提供给用于 ARM920T，存储器控制器，中断控制器，LCD 控制器，DMA 和 USB 主机模块的 AHB总线的时钟。 PCLK 是提供给用于外设如WDT，IIS，I2C，PWM 定时器，MMC/SD 接口，ADC，UART，GPIO，RTC 和SPI的 APB 总线的时钟。 ...
FLCK、HCLK和PCLK的关系
eager7的专栏
02-28 7645
三星官方搭载的wince系统的FLCK值为400MHz，HCLK值为100MHz、PCLK值为50MHz。那么这些值通过什么方法计算出来呢？大概过程如下，这些值在外部晶振12MHz的基础上通过PLL的作用倍频到我们需要的核心频率如400MHz，由于该频率过高，需要通过对预分频器进行适当的设置获取外围设备能够正常工作的频率如HCLK 100MHz、PLCK 50MHz。 Fclk（给CPU核供
关于3C2440 FCLK, HCLK, PCLK的关系（转载）
zhangxi198210的专栏
09-17 2431
ADS1.2中关于时钟的C代码ChangeMPllValue((mpll_val>>12)&0xff, (mpll_val>>4)&0x3f, mpll_val&3);ChangeClockDivider(key, 12);   1）FLCK、HCLK和PCLK的关系S3C2440有三个时钟FLCK、HCLK和PCLKs3c2440官方手册上说P7-8写到：FCLK is
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值