开漏输出电路设计

最新推荐文章于 2023-05-10 20:40:55 发布
最新推荐文章于 2023-05-10 20:40:55 发布
阅读量424 收藏
点赞数
CC 4.0 BY-SA版权
原文链接：http://www.cnblogs.com/Zero_Victor/archive/2013/03/01/2939325.html

开漏输出：OC门的输出就是开漏输出;OD门的输出也是开漏输出。TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD门，它的输出就叫做开漏输出。它可以吸收很大的电流，但是不能向外输出电流。所以，为了能输入和输出电流，它使用的时候要跟电源和上拉电阻一齐用。

 

OC门开漏输出和OD门开漏输出都是为了同一个目的，都是为了实现逻辑器件的线与逻辑，当然选用不同的外接电阻也可以实现外围驱动能力的增加。当你应用此电路的时候，要注意应用时要加上拉电阻接电源，这样才能保证逻辑的正确，在电阻上要根据逻辑器件的扇入扇出系数来确定，但一般mos电路带载同样的mos电路能力比较强，所以电阻通常可以选择2.2k，4.9k这样一些常用的。

转载于:https://www.cnblogs.com/Zero_Victor/archive/2013/03/01/2939325.html

【嵌入式 - 输出驱动电路Open Drain (开漏)和Push-Pull (推挽)】
六月悉茗的博客
04-15 7868
Open drain 和 push-pull 是两种常见的输出驱动电路。它们在数字电子电路中用于控制信号的输出。
MCU引脚输出模式中推挽输出与开漏输出电路原理区别
08-03
MCU引脚输出模式中推挽输出与开漏输出电路原理区别 MCU引脚输出模式中推挽输出与开漏输出电路原理区别是电子工程中一个非常重要的概念。推挽输出和开漏输出都是MCU引脚输出模式中常用的两种输出方式，它们的工作...
STM32的开漏电路与推挽输出
07-14
STM32的开漏电路与推挽输出
03-开漏输出
热门推荐
weixin_41760578的博客
03-13 1万+
图1 开漏输出 1、开漏输出 一般开漏输出是如上图所示，无法输出高电平，但是如果在output上接上拉电阻，则可以进行电平转换，且驱动能力较强 开漏输出电路，和集电极开路一样，就是指从MOSFET的漏极输出的电路。典型的用法是在漏极外部的电路添加上拉电阻到电源如图所示。完整的开漏电路应由开漏器件和开漏上拉电阻组成。这里的上拉电阻R的阻值决定了逻辑电平转换的上升/下降沿的速度。阻值越大，速...
开漏电路与推挽电路，灌电流与拉电流
我思故我在！
05-24 4667
QT：开源上位机软件，C++ 推挽输出/开路输出 推挽：两个同类型的管子交替导通 如下：当输入为低电平，P型管导通，输出为高电平；当输入为高电平，N型管导通，输出为低电平。反向器。利用推挽电路实现高低电平快速切换，比如驱动LED I/O：相当于单片机的输出端 左图：当输出为高电平，LED亮；电流向外，此时称为拉电流 右图：当输出为低电平，LED亮，电流从外向内，此时为灌电流 无论拉电流/灌电流，都是对于I/O输出特性的描述，平时设计电路时，要考虑。涉及到IO驱动能力。 开漏：漏为M.
开漏输出与推挽输出的区别
07-20
开漏输出与推挽输出是数字电路中两种常见的输出方式，它们在电路设计中有着各自的应用场景和特点。了解这两种输出方式的区别对于电路设计者来说是非常重要的。 首先，推挽输出是一种能够同时提供高电平和低电平输出...
MCU引脚输出模式中推挽输出与开漏输出电路原理区别 5.pdf
11-29
在微控制器单元(MCU)的引脚输出模式中，推挽输出和开漏输出是两种常见的电路配置方式。它们在电路设计中有着不同的应用场景和特点。 首先我们来了解推挽输出。推挽输出是指使用两个互补控制的三极管（对于MOSFET则...
详解开漏输出，推挽输出，上拉电阻
07-15
开漏输出、推挽输出和上拉电阻是数字电路设计中常见的概念，尤其是在处理集成电路（IC）的输入输出（I/O）端口时。下面详细介绍这三者的概念、工作原理以及它们的应用优缺点。 1. 开漏输出（Open Drain Output） 开...
开漏电路(OC、OD)的特点及应用
11-05
主要描述开漏电路(OC门、OD门)的特点及应用，能够很好的理解这两个常见的电路结构
开漏输出与推挽输出 详解 自己整理20200103.pdf
01-03
开漏输出的这一特性另一个好处在于可以实现"线与"功能，所谓的"线与"指的是多个信号线直接连接在一起，只有当所有信号全部为高电平时，合在一起的总线为高电平；只要有任意一个或者多个信号为低电平，则总线为低电平。而推挽输出就不行，如果高电平和低电平连在一起，会出现电流倒灌，损坏器件。
【转载】开漏、开集电路详解
罗姆Z
07-23 1万+
在电路设计时我们常常遇到开漏（open drain）和开集（open collector）的概念。这两个概念到底是什么呢？下文给你带来详细介绍。   开漏（opendrain）介绍 开漏电路概念中提到的“漏”就是指MOSFET的漏极。同理，开集电路中的“集”就是指三极管的集电极。开漏电路就是指以MOSFET的漏极为输出的电路。   所谓开漏电路概念中提到的“漏”就是指MOSFET的漏极。...
开漏电路特点及应用
lemon_fantasy的专栏
07-01 1183
        在电路设计时我们常常遇到开漏（open drain）和开集（open collector）的概念。本人虽然在念书时就知道其基本的用法，而且在设计中并未遇的过问题。但是前两天有位同事向我问起了这个概念。我忽然觉得自己对其概念了解的并不系统。近日，忙里偷闲对其进行了下总结。        所谓开漏电路概念中提到的“漏”就是指MOS FET的漏极。同理，开集电路中的“集”就是指三极管
GPIO模拟IIC时，应设置为开漏输出
loveboon1的专栏
04-23 1091
GPIO模拟IIC时，应设置为开漏输出
理一理 OC/OD 门、开漏输出、推挽输出等一些相关概念
不浮夸，不将就，认真对待学知识的我们
08-18 1万+
电子设计基础知识，讲一讲OC/OD门，开漏/推挽输出，以及图腾柱 ... 矜辰所致
推挽输出和开漏输出-三极管-mos管
ltqdxl的博客
11-27 1万+
开漏输出最主要的特性就是高电平没有驱动能力，需要借助外部上拉电阻才能真正输出高电平，此时，如果在集电极或漏极上增加上拉电阻，就具备了输出高、低电平的功能。所谓的"线与"指的是多个信号线直接连接在一起，只有当所有信号全部为低电平时，合在一起的总线为高电平；推挽（push-pull）输出是由两个MOS或者三极管组成，两个管子始终保持一个导通，另一个截止的状态。由于使用MOS管的情况较多，很多时候就用"开漏输出"这个词代替了开漏输出和开集输出。当使用MOS管时，称为开漏（OD）输出，漏极输出。
开漏、开集及推挽输出详解
Jacob.Lin's 优快云 Blog
10-13 1万+
1、开漏开集输出的工作原理 在电路设计时我们常常遇到开漏（open drain）和开集（open collector）的概念。所谓开漏电路概念中提到的“漏”就是指MOSFET的漏极。同理，开集电路中的“集”就是指三极管的集电极。开漏电路就是指以MOSFET的漏极为输出的电路。 我们先来说说集电极开路输出的结构。集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路...
关于开漏输出
weixin_34242509的博客
04-25 617
开漏输出： 输出端相当于三极管的集电极，要得到高电平状态需要上拉电阻； 适用于做电流型的驱动，吸收电流的能力相对强（一般20mA以内）； 开漏没有驱动能力，高电平就相当于一个很大的阻抗，要用开漏引脚驱动外设，必须加上拉电阻； 开漏输出作用： 可以把多个开漏输出的Pin连接一起，形成“与逻辑”关系；这也是I2C,SMBu...
GPIO引脚的模式设置：开漏、推挽、拉高、拉低、中断输入、串行通信、模拟输入输出、容错输入、PWM输出。过零检测介绍。
浮若于心
05-10 5967
开漏输出（软件）：将GPIO口设置为开漏输出模式，可以实现开漏输出控制方式，输出电平只能被拉低，而不能被拉高。在使用开漏输出时，需要外部接上一个上拉电阻，将输出电平拉高到高电平。开漏输出常用于驱动I2C总线、LED灯等场景中。 推挽输出（软件）：将GPIO口设置为推挽输出模式，可以实现推挽输出控制方式，输出电平可以被拉高或拉低。在使用推挽输出时，不需要外部电阻。推挽输出常用于驱动电机、继电器等场景中。
开漏输出的电路图
最新发布
03-18
<think>好的，我现在需要帮助用户理解开漏输出的电路图。用户之前问过关于I²C总线释放SDA的问题，现在他们想了解开漏输出的具体电路结构。首先，我得确定用户的需求是什么。他们可能在学习I²C协议或者数字电路设计，遇到了开漏输出的概念，想要更直观地理解其工作原理。 用户之前的问题是关于总线释放的，现在转向电路图，说明他们可能在深入探究为什么I²C总线需要开漏结构。开漏输出在总线通信中非常重要，因为它允许多个设备共享同一总线而不会发生冲突。所以用户的需求不仅仅是看到电路图，可能还想了解其工作原理和应用场景。 接下来，我需要回忆开漏输出的基本结构。开漏输出通常由一个MOSFET（通常是N型）构成，漏极开路，需要外部上拉电阻。当MOSFET导通时，输出被拉低到地；当关断时，输出由外部电阻拉高。这种结构允许多个设备连接到同一总线，任一设备都可以拉低总线电平，而释放时则依靠上拉电阻回到高电平。 然后，我应该考虑如何用文字描述这个电路图，可能还需要用LaTeX绘制示意图。虽然用户要的是电路图，但纯文本中无法插入图片，所以需要用ASCII或符号来表示。例如，用符号表示MOSFET、电阻和连接方式。 同时，我需要解释开漏输出的工作原理，包括导通和关断状态，以及为什么需要上拉电阻。还要比较开漏和推挽输出的区别，强调开漏的优点，比如电平转换、多设备共享总线和防止冲突等。 考虑到用户之前的问题涉及I²C总线，应该将开漏输出与I²C的实际应用结合起来，说明在I²C中如何利用开漏结构实现总线仲裁和避免冲突。此外，可能需要提到实际应用中的注意事项，比如上拉电阻的选择、电平转换的实现等。 用户可能的深层需求是理解开漏结构在数字通信中的重要性，特别是在多主设备系统中如何避免总线竞争。因此，在回答中需要详细说明这些方面，帮助用户建立完整的知识框架。 最后，检查是否有遗漏的关键点，比如开漏输出的应用场景，与其他输出结构的对比，以及实际设计中的考虑因素。确保回答结构清晰，由简入繁，逐步引导用户理解电路图及其背后的原理。</think>以下是开漏输出的电路原理与结构详解： --- ### **一、基本电路结构** 典型的开漏输出电路由以下核心元件构成： ``` VCC ▲ │ R_pullup (上拉电阻) │ OUTPUT ◄───┤ │ ├───○ SDA/SCL (总线) │ ▼ N-MOSFET (例如2N7002) │ ▼ GND ``` --- ### **二、关键元件说明** 1. **N型MOSFET**： - 栅极(G)连接控制信号 - 漏极(D)连接总线（悬空结构） - 源极(S)接地 - 导通条件：$V_{GS} > V_{th}$（阈值电压） 2. **上拉电阻**： - 典型值：1kΩ~10kΩ（I²C常用4.7kΩ） - 作用：在MOS关断时将总线拉至高电平 --- ### **三、工作状态分析** | 控制信号 | MOSFET状态 | 总线电平 | 逻辑值 | |---------|------------|---------|-------| | 低电平 | 关断 | 由外部上拉至高 | 1 | | 高电平 | 导通 | 被拉低至GND | 0 | 数学表达式： $$ V_{OUT} = \begin{cases} 0V & \text{（MOS导通时）} \\ V_{CC} \cdot \frac{R_{pullup}}{R_{pullup} + R_{leakage}} & \text{（MOS关断时）} \end{cases} $$ --- ### **四、与推挽输出的对比** | 特性 | 开漏输出 | 推挽输出 | |--------------|---------------------|-------------------| | 驱动能力 | 单方向（仅拉低） | 双向（推/拉） | | 总线冲突风险 | 无（可多设备并联） | 高风险 | | 电平转换能力 | 支持（通过VCC调整） | 依赖供电电压 | | 功耗 | 静态电流≈0 | 存在直通电流风险 | --- ### **五、实际应用场景** 1. **I²C/SMBus总线**： - 多主机仲裁依赖开漏特性 - 电平兼容：不同供电设备可通过调整VCC实现通信 2. **电平转换电路**： ``` 3.3V设备────开漏输出───┬─────5V设备 ↑ VCC=5V ``` 3. **中断共享线路**： - 多个设备通过开漏输出连接同一中断引脚 - 任一设备拉低即可触发中断 --- ### **六、设计注意事项** 1. **上升时间计算**： $$ t_r = R_{pullup} \cdot C_{bus} \cdot \ln\left(\frac{V_{CC}}{V_{CC} - 0.9V_{CC}}\right) $$ - 总线电容$C_{bus}$通常限制在400pF以内 2. **抗干扰措施**： - 在长距离传输时需增加滤波电容 - 避免多个上拉电阻并联导致等效电阻过小 通过这种结构，开漏输出完美实现了总线共享、电平兼容和冲突避免，成为数字总线设计的基石技术之一。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值