S3C2410中断系统

S3C2410处理器是Samsung公司基于ARM公司的ARM920T处理器核，采用0.18um制造工艺的32位微控制器。该处理器拥有：独立的16KB指令Cache和16KB数据Cache，MMU，支持TFT的LCD控制器,NAND闪存控制器，3路UART，4路DMA，4路带PWM的Timer ，I/O口，RTC，8路10位ADC，Touch Screen接口，IIC-BUS 接口，IIS-BUS 接口，2个USB主机，1个USB设备，SD主机和MMC接口，2路SPI。S3C2410处理器最高可运行在203MHz，32位处理器。

实际上S3C2410中断系统分成两级，一级是控制内部外围I/O端口或部件、或者芯片外部中断引脚（EINTn)的中断控制：另一极是ARM920核的异常中断控制，采用了固定向量中断方式。

S3C2410芯片中的中断控制器可以支持56个中断源提出的中断请求，这些中断源由芯片内部的外围I/O端口或者不见如DMA控制器、UART、IIC、RTC、等提供。在这些中断源中，UARTn中断（串行口中断）和EINTn中断（外部中断）对于中断控制器来说都是公用的。

当S3C2410芯片的内部外围I/O端口或不见提出中断请求、或者芯片外部中断引脚收到中断请求时，中断控制器经过仲裁之后再请求ARM920T核的FIQ或IRQ中断。仲裁过程依赖于硬件优先级逻辑，同时仲裁结果被写入到中断末决寄存器中，该寄存器帮助用户识别中断是由什么中断源产生的。

本文出自文德数据：www.idcvendor.com

转载于:https://www.cnblogs.com/give-love/archive/2012/07/27/2612211.html