Error (10028): Can't resolve multiple constant drivers for net "do" at syn_arit.vhd(1805)

转载于 2014-04-18 23:27:00 发布 · 592 阅读

·

0

·

CC 4.0 BY-SA版权

原文链接：http://www.cnblogs.com/artestlove/p/3674323.html

本文介绍了在VHDL及VerilogHDL这两种硬件描述语言中，对于信号（NET）赋值的一些限制。具体而言，在VHDL中不允许在两个进程中对同一NET进行赋值；而在VerilogHDL中，则禁止在同一always块中对同一个寄存器（reg）或线网（wire）赋值两次。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

VHDL中,不能在两个POCESS中对一个NET 赋值

同理,在verilog HDL中,不能在两个always块中对一个reg 或wire赋值

转载于:https://www.cnblogs.com/artestlove/p/3674323.html

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。