实验一总结

一、实验目的

1.掌握使用debug工具编写和调试汇编命令的方法。

2掌握1、2章所学的关于CPU、寄存器、内存和几条基础指令的用法。

二、实验内容

1、使用e命令将程序段写入内存。

然后我使用u命令调出查看,发现与书中的汇编指令一致。

2.用书中的三条指令写入从2000:0开始的内存单元中,计算2的8次方。

由于我的输入失误,在输入的时候发生了错误,没有添加add指令,所幸对结果没有影响。

2进制中100是10进制的2的8次方即为256,结果正确。

3.查看内存中的内容。

查找生产日期,我寻找了两次,在fff0:00f0上寻找到了日期。

4.向内存从b8100h开始的单元中填数据。

可以发现在输入了书中的代码后,在我的界面上出现了4个图标,而当我改变地址是,他们会改变自己出现的位置,这几个代码其实代表的是图像出现的样子和颜色,地址则确定了他们出现的位置。

三、总结

在本次实验中,这是我们第一次使用debug环境来进行汇编代码的实现操作,在相比于课堂上的学习,实际操作更加能够让我充分了解汇编语言的使用。我在自己电脑上使用dosbox操作,界面无法放大,在操作观察和截图上不太方便。但还是学到了很多,之前光凭记忆无法理解的寄存器存储内容的变换,现在也能够理解了。

转载于:https://www.cnblogs.com/midone/p/9867125.html

寄存器实验报告 实验目的 1. 了解寄存器的分类方法,掌握各种寄存器的工作原理; 2. 学习使用Verilog HDL 语言设计两种类型的寄存器。 二、实验设备 PC 微机一台,TD-EDA 实验箱一台,SOPC 开发板一块。 三、实验内容 寄存器中二进制数的位可以用两种方式移入或移出寄存器。第一种方法是以串行的方式 将数据每次移动一位,这种方法称之为串行移位(Serial Shifting),线路较少,但耗费时间较多。第二种方法是以并行的方式将数据同时移动, 这种方法称之为并行移位(Parallel Shifting),线路较为复杂,但是数据传送的速度较快。因此,按照数据进出移位寄存器 的方式,可以将移位寄存器分为四种类型:串行输入串行输出移位寄存器(Serial In- Serial Out)、串行输入并行输出移位寄存器(Serial In- Parallel Out)、并行输入串行输出移位寄存器(Parallel In- Serial Out)、并行输入并行输出移位寄存器(Parallel In-Parallel Out)。 本实验使用Verilog HDL 语言设计一个八位并行输入串行输出右移移位寄存器(Parallel In- Serial Out)和一个八位串行输入并行输出寄存器(Serial In- Parallel Out),分别进行仿真、引脚分配并下载到电路板进行功能验证。 实验步骤 1.并行输入串行输出移位寄存器实验步骤 1). 运行Quartus II 软件,选择File New Project Wizard 菜单,工程名称及顶层文件名称为SHIFT8R,器件设置对话框中选择Cyclone 系列EP1C6Q240C8 芯片,建立新工程。 2.) 选择File New 菜单,创建Verilog HDL 描述语言设计文件,打开文本编辑器界面。 3.) 在文本编辑器界面中编写Verilog HDL 程序,源程序如下: module SHFIT8R(din,r_st,clk,load,dout); input [7:0]din; input clk,r_st,load; output dout; reg dout; reg [7:0]tmp; always @(posedge clk) if(!r_st) begin dout<=0; end else begin if(load) begin tmp=din; end else begin tmp[6:0]=tmp[7:1]; tmp[7]=0; end dout<=tmp[0]; end endmodule 4). 选择File Save As 菜单, 将创建的VHDL 设计文件保存为工程顶层文件名 SHIFT8R.V。 5). 选择Tools Compiler Tool 菜单,编译源文件。编译无误后建立仿真波形文件SHIFT8R.VWF。选择Tools Simulato r Tool 菜单进行仿真。 时序仿真: 功能仿真: 6). 分析仿真果,仿真正确后选择Assignments Assignment Editor 菜单,对工程进行引脚分配。分配果如下表所 "引脚名称 "引脚顺序 "引脚顺序 "引脚名称 " "Din[0] "PIN_175 "Din[6] "PIN_181 " "Din[1] "PIN_176 "Din[7] "PIN_182 " "Din[2] "PIN_177 "load "PIN_194 " "Din[3] "PIN_178 "clk "PIN_28 " "Din[4] "PIN_179 "R_st "PIN_3 " "Din[5] "PIN_180 "dout "PIN_2 " 7). 选择Tools Compiler Tool 菜单,点击"Start"按钮对此工程进行编辑,生成可以配置到FPGA 的SOF 文件。 8). 使用TD-EDA 实验系统及SOPC 开发板,如图3-6-1 所示进行实验接线,将ByteBlaster II 下载电缆插入SOPC 开发板的JTAG 下载接口。仔细检查确保接线无误后打开电源。 9). 在Quartus II 软件中,选择Tools Programmer 菜单,对芯片进行配置。 10). 配置完成后验证移位寄存器的正确性。 2.串行输入并行输出寄存器实验步骤 1). 运行Quartus II 软件,选择File New Project Wizard 菜单,工程名称及顶层文件名称为SHIFT8,器件设置对话框中选择Cyclone 系列EP1C6Q240C8 芯片,建立新工程。 2). 选择File New 菜单,创建Verilog HDL 描述语言设计文件,打开文本编辑器界面。 3). 在文本
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值