verilog 仿真时读取txt文件

reg [7:0]data; 
initial begin
     #10 clk =0;
    forever #4 clk = ~clk;
 end
 initial begin
     #20 rst=1;
     #20 rst=0;
 end
reg [7:0]data_sin[160000:0];  ////改动点数据矩阵长度设置