xilinx-zynq教程4-自定义IP

最新推荐文章于 2024-08-06 03:12:28 发布

weixin_30432179

最新推荐文章于 2024-08-06 03:12:28 发布

阅读量284

点赞数

CC 4.0 BY-SA版权

原文链接：http://www.cnblogs.com/wojiaxiaoguo/p/10369987.html

本教程通过实例讲解如何在ZYNQ平台上创建自定义IP，实现CPU端输出HelloWorld及FPGA端LED闪烁。从工程建立、Verilog代码编写、综合到引脚约束设置，详细步骤助您快速掌握。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

zynq-自定义IP

本教程不是商业教程，只是自己学习时，希望记录下来，可以反复查看学习，以免忘记。

此次是希望在CPU这端输出helloworld，在fpga这端点亮LED

1.新建工程

2.添加文件，编写verilog代码

3.写入代码

`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date: 2019/02/13 13:26:19
// Design Name:
// Module Name: LED_my_ip
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//////////////////////////////////////////////////////////////////////////////////

module LED_my_ip(
input CLK_i,
input RSTn_i,
output reg [3:0]LED_o
);

reg [31:0]C0;
always @(posedge CLK_i)
if(!RSTn_i)
begin
LED_o <= 4'b0001;
C0 <= 32'h0;
end
else
begin
if(C0 == 32'd49_999_999)
begin
C0 <= 32'h0;
if(LED_o == 4'b1000)
LED_o <= 4'b0001;
else LED_o <= LED_o <<1;
end
else
begin
C0 <= C0 + 1'b1;
LED_o <= LED_o;
end
end