VHDL的参数写在一个vhd文件里

1 参数文件top_pkg.vhd

2 顶层文件test_top.vhd

3 通过ISE调用Modelsim后，work文件夹内出现如下两个文件夹

4 编译没有通过，top_pkg.vhd中定义的变量没有找到

5 发现在top_pkg.vhd中定义的时间参数可以。下图的clk_period和rst_n_time可以找到，width、height还是报上面的错。

6 原先的写法：

7 把width注释掉以后，不报错

8 哎。

转载于:https://www.cnblogs.com/yangtuzi/p/4564161.html