xilinx fpga中块ram的使用——简单双端口ram的使用

最新推荐文章于 2025-06-02 22:04:05 发布

weixin_30251587

最新推荐文章于 2025-06-02 22:04:05 发布

阅读量1.8k

点赞数

CC 4.0 BY-SA版权

原文链接：http://www.cnblogs.com/danielwc/p/9133342.html

本文介绍了Xilinx FPGA中简单双端口RAM的使用，包括9个关键端口的功能：clka, wea, addra, dina, clkb, addrb, doutb以及可能的ena/enb和rst控制端口。双端口RAM允许同时读写操作，适合需要独立读写控制的场景。与单端口RAM不同，双端口RAM在写入地址后立即读取相应数据，而单端口RAM会在下一个时钟周期输出数据。文章还提供了简单的测试代码和Modelsim仿真结果。" 71374669,6673884,理解JavaScript模板引擎：Mustache深入解析,"['javascript', '模板引擎', 'Mustache']

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

在简单双端口ram中最简单有9个端口：分别是

clka 为输入端口的时钟
wea 读写控制端，高为写，低为读
addra 写地址
dina 待写入的数据
clkb 为输出端口的时钟的
addrb 读地址
doutb 读出的数据

在ip核中还可以加入ena/enb端口，这两个端口的作用是控制相应写入和读出端口的数据，为高是正常写入或读出，为低时写入为0，读出为0。

也可以加入复位端口rst，不过复位有两种优先级CE和SR，选择CE时，rst的优先级低于ENA的优先级；选择SR时，rst的优先级高于ENA的优先级。

还可以选择复位的方式，同步还是异步，一般选择同步。

端口介绍完后，就开始使用双端口ram，工作方式是：可以写入也可以预先用coe文件存入数据，写入数据后就可以读取数据了，这里的读取数据和rom的相同，写入地址是多少，就去读取相应地址的数据。

双端口ram和单端口的ram不同，单端口的ram读取数据方式是，写入数据的下一个时钟自动输出数据，仅可用于流水线式数据处理。

这里写了一个简单双端口的ram测试代码

 1 `timescale 1ns / 1ps
 2 `define clk_period 20
 3 ////////////////////////////////////////////////////////////////////////////////
 4 // Company: 
 5 // Engineer:
 6 //
 7 // Create Date:   11:39:21 06/04/2018
 8 // Design Name:   ram
 9 // Module Name:   E:/digital image processing/finial_code/ram_test/testbench/ram_tb.v
10 // Project Name:  ram_test