Synplify使用小结

1 创建Tcl scipt文件

 1.1建立新工程 project –new

1.2添加源文件 add_file –verilog 或 add_file –vhdl

1.3 综合控制命令设置目标器件、设计速度目标等。调用symbolic FSM complier及其它option设置。 set_option

1.4供应商提供的指令 vendor—specific

1.5添加约束文件 add_file –constraint

1.6 执行综合命令 project –run

2常用的Tcl指令

2.1工程命令

project –new 创建新工程 –save 指定工程名字 在工程运行其它指令前必须有 project -new和project –load两者之一

project –load “project_name.prj” 装载一个工程

project –log_file “new_log_filename.srr”指定一个新的log文件名代替隐含的log文件名project_name_srr。该文件包含了以下信息：简单的编译信息，技术映射信息，资源利用信息和时序报告