实用标准文案
文档大全
计算机组成原理
实验教程
山西大学计算机与信息技术学院
2015年8月
实用标准文案
实验系统硬件布局图
实验注意事项
1、根据实验要求接线。由于实验箱中配备的排线只有2口、4口、6口和8口四种,当需要用1口、3口线时,可用2口、4口替代,但要注意连线两端的颜色一定要对应。
2、接好线路并检查无误后,再打开实验箱的电源。
3、插线、拔线前一定要关闭电源,不要带电操作。
4、电源关闭后,不能立即重启,至少间隔30秒。
5、使用前后仔细检查主机板,防止导线、元件等物品落入导致线路短路、元件损坏。
6、实验分组第一次确定后,即固定不变。
7、实验结束后收好线,关闭电源,清理桌面,将椅子摆放整齐。
实验一 基本运算器实验
1.1 实验目的
(1) 了解运算器的组成结构。
(2) 掌握运算器的工作原理。
1.2 实验设备
PC 机一台,TD-CMA 实验系统一套。
1.3 实验原理
本实验的原理如图 1-1 所示。 运算器内部含有三个独立运算部件,分别为算术、逻辑和移位运算部件,要处理的数据存于暂存器 A 和暂存器 B,三个部件同时接受来自 A 和 B 的数据,各部件对操作数进行何种运算由控制信号 S3…S0 和 CN 来决定,任何时候,多路选择开关只选择三部件中一个部件的结果作为 ALU 的输出。如 果是影响进位的运算,还将置进位标志 FC,在运算结果输出前,置 ALU 零标志。ALU 中所有模块集成在一片 CPLD 中。
图 1-1 运算器原理图
运算器部件由一片 CPLD 实现。ALU 的输入和输出通过三态门 74LS245 连到 CPU 内总线 上,另外还有指示灯标明进位标志 FC 和零标志 FZ。请注意:实验箱上凡丝印标注有马蹄形标 记‘’,表示这两根排针之间是连通的。图中除 T4 和 CLR,其余信号均来自于 ALU 单元 的排线座,实验箱中所有单元的 T1、T2、T3、T4 都连接至控制总线单元的 T1、T2、T3、T4,CLR 都连接至 CON 单元的 CLR 按钮。T4 由时序单元的 TS4 提供 ,其余控制信号均由 CON 单元的二进制数据开关模拟给出。控制信号中除 T4 为脉冲信号外,其余均为电平信号,其中 ALU_B 为低有效,其余为高有效。
暂存器 A 和暂存器 B 的数据能在 LED 灯上实时显示,原理如图 1-2 所示(以A0 为例,其它相同)。进位标志 FC、零标志 FZ 和数据总线 D7…D0 的显示原理也是如此。
1KVCC A0
1K
图1-2 A0显示原理图
ALU 和外围电路的连接如图 1-3 所示,图中的小方框代表排针座。
运算器的逻辑功能表如表 1-1 所示,其中 S3 S2 S1 S0 CN 为控制信号,FC 为进位标志,FZ 为运算器零标志,表中功能栏内的 FC、FZ 表示当前运算会影响到该标志。
图 1-3 ALU 和外围电路连接原理图
表 1-1 运算器逻辑功能表(表中“X”为任意态,下同)
运算类型
S3 S2 S1 S0
CN
功 能
逻辑运算
0000
X
F=A(直通)
0001
X
F=B(直通)
0010
X
F=AB(FZ)
0011
X
F=A+B(FZ)
0100
X
F= A'(FZ)
移位运算
0101
X
F=A 不带进位循环右移 B(取低 3 位)位(FZ)
0110
0
F=A 逻辑右移一位(FZ)
1
F=A 带进位循环右移一位(FC,FZ)
0111
0
F=A 逻辑左移一位(FZ)
1
F=A 带进位循环左移一位(FC,FZ)
算术运算
1000
X
置 FC=CN(FC)
1001
X
F=A 加 B(FC,FZ)
1010
X
F=A 加 B 加 FC(FC,FZ)
1011
X
F=A 减 B(FC,FZ)
1100
X
F=A 减 1(FC,FZ)
1101
X
F=A 加 1(FC,FZ)
1110
X
(保留)
1111
X
(保留)
1.4 实验步骤
(1) 按图 1-4 连接实验电路,并检查无误。图中将用户需要连接的信号用圆圈标明(其它实验相同)。
图 1-4 实验接线图
(2) 将时序与操作台单元的开关 KK2 置为‘单拍’档,开关 KK1、KK3 置为‘运行’档。
(3) 打开电源开关,如果听到有‘嘀’报警声,说明有总线竞争现象,应立即关闭电源,重新检查接线,直到错误排除。然后按动 CON 单元的 CLR 按钮,将运算器的 A、B 和 FC、FZ 清零。
(4) 用输入开关向暂存器 A 置数。
① 拨动 CON 单元的 SD27…SD20 数据开关,形成用户指定的二进制数,数据显示亮为‘1’