计算机原理期末考试A卷,2010计算机组成原理期末考试a卷.doc

2010计算机组成原理期末考试a卷.doc

信息学院本科生20092010学年第2学期计算机组成原理课程期末考试试卷(A卷)一、单项选择题(本题共30分，每小题15分)1冯诺伊曼计算机工作方式的基本特点是________。A．堆栈操作B．多指令流单数据流C．存储器按内容选择地址D．按地址访问并顺序执行指令2指令寄存器寄存的是_______。A．下一条要执行的指令B．已执行完了的指令C．正在执行的指令D．要转移的指令3在浮点数中，判断补码规格化形式的原则是________。A．尾数的符号位与第一数位不同B．尾数的符号位与第一数位相同C．尾数的第一位为1，数符任意D．阶符与数符不同4在串行进位的并行加法器中，影响加法器运算速度的关键因素是________。A．门电路的级延迟B．进位传递延迟C．各位全加器速度的不同D．元器件速度5设CX的CRC码为7位，其中4位为信息码，若生成多项式GXX3X1，则CX1101的CRC码为________。A．1101000B．1101001C．1101010D．11011006IEEE754标准64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它所能表示的最小规格化负数为_______。A．－(2－2－52)21023B．－(2－2－52)2＋1023C．－12－1024D．－(1－2－52)2＋20477一个四路组相联的CACHE共有64块，主存共有8192块，每块32个字，则按字节编址的主存地址中的主存字块标记和组地址分别为________位。A．13，5B．13，4C．9，4D．9，58浮点乘法判溢出的时刻是________。A．在没做乘法之前B．在阶码求和之后尾数相乘之前C．在尾数相乘之后阶码求和之前D．阶码求和之后尾数相乘并规格化之后9关于RISC技术的描述，正确的是____。A．采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况B．为实现兼容，新设计的RISC是从原来的CISC系统的指令中挑选一部分实现的C．RISC的主要目的是减少指令数D．RISC设有乘、除法指令和浮点运算指令10计算机操作的最小时间单位是_________。A．机器周期B．指令周期C．存储周期D．时钟周期11在微程序控制器设计中，假定微命令采用最短字长编码，需产生N种微操作，则微命令控制字段要设置的位数是_____。A．B．C．D．2LOG1N2LOG1N2LOG2LOG1N12计算机中存放微指令的存储器包含在______中。A．主存储器B．CPUC．高速缓冲存储器D．外存储器13某计算机的内存系统采用一级CACHE、二级CACHE和主存三级分层结构。访问第1级时命中率为95％，访问第2级时命中率为50％，其余50％访问主存。假定访问一级CACHE需要1个时钟周期T，访问二级CACHE和主存分别需要10T和100T，则该三级存储系统的平均访问时间为_______。A．1TB．32TC．4TD．5T14已知一浮点向量加法流水线由阶码比较、对阶、尾数相加和规格化4段流水构成，每个段所需的时间(包括缓冲寄存器时间)分别为30NS、25NS、55NS和50NS，则其最大加速比约为______。A．29B．32C．53D．6415采用8体并行低位交叉存储器，设每个体的容量为32K16位，存取周期为400NS，在下列说法中正确的是_______。A．在400NS内，存储器可以向CPU提供27位二进制信息B．在400NS内，存储器可以向CPU提供28位二进制信息C．在100NS内，存储器可以向CPU提供27位二进制信息D．在100NS内，存储器可以向CPU提供28位二进制信息16假设某系统总线在一个总线周期中并行传输8字节信息，一个总线周期占用2个时钟周期，总线时钟频率为66MHZ，则在2111猝发式读取时的总线带宽为________。A．1056MB/SB．264MB/SC．4224MB/SD．528MB/S17下列叙述中_______是正确的。A．水平型微指令能充分利用数据通路的并行结构B．垂直型微指令能充分利用数据通路的并行结构C．采用微程序控制器的处理器称为微处理器D．在一个CPU周期中，可以并行执行的微操作称为互斥型微操作18在DMA方式中，DMA与CPU交替访问适合于_______。A．数据传输率很高的I/O设备实现成组数据的传送B．I/O设备的读写周期大于主存周期的情况C．CPU的工作周期比主存存取周期短的情况D．CPU的工作周期比主存存取周期长的情况19磁盘驱动器向盘片磁层记录数据时采用_______方式写入。A．并行B．串行C．并－串行D．串－并行20下列操作不是中断隐指令完成的是_____。A．保护程序断点B．寻址中断服务程序的入口地址C．开中断D．关中断二、(本题共20分)已知，。试按规格化浮点乘法规则，求。要求阶码用移码4位(含1位符号)51X28357Y264XY移,补表示，尾数用补码8位(含1位符号)表示。给出计算步骤和竖式，其中尾数乘积用BOOTH算法计算。三、(本题共15分)某程序对页面要求的序列为P1、P2、P3、P4、P1、P2、P5、P1、P2、P3、P4、P5，设开始时主存为空。要求用列表法计算(1)设主存容量为3个页面，求FIFO和LRU替换算法时各自的命中率是多少(2)当主存容量增加到4个页面时，两替换算法各自的命中率又是多少四、(本题共15分)假设CPU在中断周期用堆栈保存程序断点，而且进栈时指针减1，出栈时指针加1。分别写出组合逻辑控制和微程序控制在完成中断返回指令时，取指阶段和执行阶段所需的全部微操作命令及节拍安排。五、(本题共20分)已知地址总线为A15～A0，数据总线为D15～D0。用1片16K8BIT的SRAM芯片(地址从0000H开始)、2片8K8BIT的SRAM芯片(地址从4000H开始)、4片2K4BIT的SRAM芯片(地址从8000H开始)，将上述芯片结成一个存储器，片选信号均为低电平有效，该存储器按字节编址，假设读写信号为。/RW(1)为各芯片分配地址空间；(2)说明各芯片需要多少条地址线；(3)写出各芯片的片选信号逻辑表达式；(4)画出存储器的逻辑电路框图。