计算机语言b字母开头的,B字母开头的术语 - Xilinx术语及其定义

逆向注解

将布局布线以后的时序信息反标回网表。

BAR

基地址寄存器

BBD 文件

黑盒定义文件。BBD 文件会列出外设使用的网表文件。

BBRAM

电池供电的 RAM

BBU

基带单位

BCH

广播信道

BCR

桥控制寄存器

BE

字节使能

行为

进程语句中指定的一系列顺序语句。

行为设计

基于文本而不依赖于技术的设计，它将高级功能性与高级信息流融合在一起。

行为设计方法

使用文本语言而不是互连符号原理图来定义电路的方法。

行为仿真

通常会在使用硬件描述语言 (HDL) 输入的设计中执行行为仿真。 在 HDL 设计的预综合阶段会执行此类仿真。功能性仿真会检查 HDL 代码是否描述了所需的设计行为。行为仿真是一种仿真过程，将通过解释定义该设计的方程来执行仿真过程。方程不需要转换为表示这些方程的逻辑。

BEL 布局约束

可以为已将布局站点分配至逻辑器件门的叶级实例分配基本元素 (BEL) 约束。在分配 BEL 约束时，会导致 LOC 和 BEL 约束“固化”并写入到为该实例导出的 UCF 文件中。这些 LOC 会作为其各自分配站点中的矩形或站点中的逻辑函数符号显示在“器件”视图中，具体要取决于缩放级别。

BFL

总线功能语言

BFM

总线功能模式

BFN

B 帧的数目

BIER

桥中断使能寄存器

二进制计数器

在基数 2 中实现的计数器。

二进制编码

二进制或最大编码是一种状态机编码类型，它使用最少量的寄存器进行状态机编码。每个寄存器都会发挥其最大的功能性。

BIR

桥中断寄存器

BIT 文件

比特流文件。

Bitgen

是为 Xilinx 器件配置生成比特流的程序。BitGen 会将完整路由的本地电路描述 (NCD) 文件作为其输入，并生成一个配置比特流，它是一个带有 .bit 扩展名的二进制文件。

BiTInit

比特流初始化工具。会在 FPGA 上初始化处理器的指令存储器，并在 FPGA block RAM 中存储指令存储器。

比特流

比特流是一种数据流，它包含器件逻辑的位置信息，也就是可配置逻辑模块 (CLB)、输入/输出模块 (IOB)、3 态缓冲器 (TBUF)、引脚和路由元素的位置信息。比特流还包括空的占位符，它们将使用读回期间器件发送的逻辑状态来填充。仅触发器、RAM 和 CLB 输出等存储器元件才会与这些占位符相对应，因为其内容可能会从一种状态变为另一种状态。在将比特流下载到器件上时，比特流会配置器件逻辑并进行器件编程，以便您可以读回该器件的状态。比特流文件的扩展名为 .bit。

模块

包含一个或多个逻辑函数的组。

原理图或符号表。系统提供了四种类型的模块：

复合模块表示该设计是分层结构的设计。复合模块是表示基本原理图或网表的符号。

模块化模块是不具有基本原理图的符号。模块化模块也称为基元。

引脚模块用于表示原理图引脚。

注释模块是没有电气连接功能的符号，它仅用于技术文档和图形中。