VHDL——子程序调用，实现数据交换

最新推荐文章于 2024-07-01 21:59:20 发布

原创最新推荐文章于 2024-07-01 21:59:20 发布 · 1.7k 阅读

1 ·

CC 4.0 BY-SA版权

文章标签：

#vector #library

vhdl学习专栏收录该内容

7 篇文章

订阅专栏

本文介绍了一个用于调整并行输入数据顺序的VHDL程序，该程序通过将输入数据分成两部分并重新组合来实现数据顺序的调整。适用于使用74ls165芯片进行并行到串行转换的应用场景。

前面写过一个74ls165并转串的程序，但实际用了2块165级联成16位的并转串，为了布线是的方便，就把并行输入的数据打乱了，现在要调整回去，可以借鉴下面的程序

library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity swap is port ( data :in std_logic_vector(7 downto 0); q :out std_logic_vector(7 downto 0) ); end entity; architecture rtl of swap is procedure swap1(a :inout std_logic_vector(7 downto 0))is variable temph,templ :std_logic_vector(3 downto 0); begin templ:=a(3 downto 0); temph:=a(7 downto 4); a:=templ&temph; end swap1; begin process(data) variable b:std_logic_vector(7 downto 0); begin b:=data; swap1(b); q<=b; end process; end rtl;

仿真结果