ZYNQ OCM地址分配和双核使用配置

寒听雪落

已于 2022-01-24 19:58:35 修改

阅读量5.2k

点赞数 9

CC 4.0 BY-SA版权

分类专栏： ZYNQ:FPGA_AXI_ARM 文章标签： fpga/cpld arm

于 2022-01-24 19:45:02 首次发布

本文链接：https://blog.youkuaiyun.com/wangjie36/article/details/122672078

ZYNQ:FPGA_AXI_ARM 专栏收录该内容

118 篇文章 ¥49.90 ¥99.00

订阅专栏

超级会员免费看

本文介绍了如何在ZYNQ SoC中配置OCM地址以实现双核之间的通信。OCM作为单端口存储，利用DMA和地址映射可模拟双端口存储，以达到高吞吐量的数据交换。文中详细阐述了OCM的特性，并展示了通过SDK进行双核配置的步骤，包括OCM存储空间的地址映射、访问权限设置以及在CPU0和CPU1间交换数据的方法。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

一，CPU0和CPU1上分别跑了自己的程序。这篇文章中我们需要让两个CPU之间能够进行通信，传递数据可以采用DDR或OCM。OCM是一个单端口的存储空间，但是你可以利用ZynqSoC的DMA并行访问OCM其他的交换资源模拟出一个双端口的存储空间。要实现这个机制，访问必须是128位数据对齐，不管在任何情况下都要满足。这个方式能够实现较高的吞吐量，因为DMA可以实现高效的传输大量数据。

二，Key features of the OCM include:

• On-chip 256 KB RAM
• On-chip 128 KB BootROM (not user visible)
• Two AXI 3.0, 64-bit slave interfaces
• Low latency path for CPU/ACP reads to OCM (CPU at 667 MHz – minimum 23 cycles)
• Round-robin pre-arbitration between read and write AXI channels on OCM-interconnect port
(non-CPU port)
• Fixed priority arbitration between the CPU/ACP (via SCU) and OCM-interconnect AXI ports
• Suppo