wangfei960-优快云博客

原创 vu7p与M2S090T SGMII无法建链

前提：两芯片间使用SGMII协议进行通信，VU7P侧使用此IP核，M2S090T侧也是IP核。VU7P侧IP配置后面有图片显示。VU7P侧直接解析此IP核的数据端口，无MAC层。在VU7P侧，设置IP核congifuration_vector使IP自环，观测status_vector bit0为1，可以建链。问题：在VU7P侧，观测IP核status_vector bit0为0，未建链。或者有别的IP支持SGMII且使用方便的IP核？

2025-10-16 19:44:47 160

原创 Vivado仿真卡在executing analysis and compilation step阶段

用Vivado进行仿真时，卡在executinganalysisandcompilationstep阶段，无法继续进行仿真。1，vivado正常仿真后，重启仿真（relaunch_sim）。如下图，vivado卡在launchingsimulationsteps阶段，无法继续进行仿真。2.关闭vivado仿真，重新仿真（launch_simulation）。vivado卡在executinganalysisandcompilationstep阶段，无法继续进行仿真。...

2022-07-22 23:02:01 6950 1

原创 Vivado使用宏定义`define

`define：作用 -> 常用于定义常量可以跨模块、跨文件; 范围 ->整个工程。宏定义定义和使用步骤如下：1.正确添加头文件步骤如下2.编辑预定义代码3.设置头文件属性（此步骤做不做都可）4.在文件中使用宏定义(1)首先，在此文件中添加文件头：`include "axi_lite_reg_define.vh"(2)其次，在此文件中使用宏定义：注：符号"`"为键盘按键（既含有波浪线又含有顿号的那个按键。...

2021-03-22 13:59:43 13867 2

原创 2020-10-24

FPGA复位信号（高有效）异步复位同步释放处理方法如下（可作为模块直接调用）：`timescale 1ns/1psmodule async_rst_sync( input wire I_dest_clk , // Destination clock input wire I_aync_rst , ...

2020-10-24 21:11:03 503 1

翻译 DCM,PLL和MMCM的区别

DCM是数字时钟管理器 - 它的核心是延迟锁定环。它具有校正时钟，生成时钟的不同阶段，动态改变时钟相位，生成相关（2x）时钟，进行时钟分频，甚至生成与输入时钟具有谐波关系的时钟的能力。它是旧技术中存在的唯一时钟管理模块（直到Spartan-3和Virtex-4）。Virtex-5和Spartan-6中，锁相环（PLL）与DCM一起被引入。 PLL是一个模拟时钟管理单元，除了动态和精细相移外，它...

2019-03-18 09:33:42 5559

"vscode code-1.32.3"

"vscode code-1.32.3" 指的是 Visual Studio Code 的一个特定版本，即1.32.3。Visual Studio Code（简称VSCode）是由微软开发的一款免费、开源的源代码编辑器，适用于多种操作系统，包括Windows、Linux和macOS。它具有丰富的功能，如内置Git支持、智能代码补全、语法高亮、代码片段、调试工具等，深受开发者喜爱。 "vscode code_1.32.3" 是VSCode的标识，表明这是一个关于1.32.3版本的软件包。在软件开发中，版本号通常表示软件的迭代状态，1.32.3意味着这是主版本1下的第32次次要更新，第三次微小修正。每个数字的变化代表不同程度的更新和改进。 "vscode" 直接关联到Visual Studio Code，它是该软件的标识符，方便搜索和分类。在编程社区中，VSCode标签常用于讨论与编辑器相关的配置、插件、问题和技巧。【压缩包子文件的文件名称列表】中的 "code_1.32.3-1552606978_amd64.deb" 是一个Debian包文件，用于在基于Debian的Linux系统（如Ubuntu、Linux Mint等）上安装VSCode。".deb"是Debian软件包的扩展名，而"amd64"表示这个包是为64位AMD或Intel处理器编译的。"1552606978"可能是该包的构建时间戳，表示它是2019年3月11日（根据Unix时间戳推算）创建的。在安装这个DEB包时，用户可以使用`dpkg`或者`gdebi`命令，或者通过图形化的包管理器来处理。安装后，VSCode会提供一个强大的集成开发环境（IDE），支持多种编程语言，并允许用户通过安装扩展来增加更多功能。例如，用户可以安装JavaScript、Python、Java等语言的代码提示、格式化和调试插

2025-10-19

SPI_Slaver_Driver

STM32与FPGA通信，FPGA作为从机，STM32作为主机，在时钟的第二个跳变沿采数据。这个版本的程序为初级版本，后期又在此版本做了很多的扩展。

2019-03-12

sys_clk_100M_to_clk_1K.v

FPGA实现对100MHz的方波10分频，输入sys_clk_100M=100MHz，输出clk_1K=1KHz。

2019-03-15

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人