FPGA
关注
分享
扫一扫
咖啡味儿的咖啡
这个作者很懒，什么都没留下…
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
Cordic v6.0 IP CORE使用说明
一、前言： 最近打算用Verlog写一个Cordic算法程序，先看看官方的IP CORE的接口设计和所实现的功能作为参考。 如果你使用的是CORDIC V4.0 IP CORE，请参考下面的链接 http://blog.163.com/fantasy_sunny/blog/static/1959182122013113152237210/二、Cordic v6原创 2016-09-11 19:33:27 · 16114 阅读 · 4 评论 -
编写自己的CORDIC IP CORE
如有疑问，请留言本文只是提供一个ROTATION程序，各项参数请参考注释，经验证程序完全正确，实现了目标功能。如需引用，细节还需斟酌，这里只是提供一种参考方法1、开发软件：Quartus II 14.1 ，Modelsim 10.42、参考资料：Xinlinx FPGA数字信号处理权威指南 何宾，张艳辉 著3、源代码：/*************原创 2016-09-13 23:20:52 · 1134 阅读 · 0 评论 -
Altera FFT IP CORE的使用方法
http://www.cnblogs.com/woshitianma/archive/2012/12/16/2820686.html转载 2017-01-19 10:38:19 · 1348 阅读 · 0 评论