(二)zedboard点亮LED流水灯(纯PL)

本文介绍了如何仅使用zedboard的PL资源,不借助PS,实现LED流水灯。首先建立led_pl工程,添加verilog源文件和xdc约束文件。接着分析zedboard硬件手册,确定LED和时钟引脚。在编写Verilog代码并约束引脚后,遇到问题:下载比特流后灯只亮一个,但经复位键触发后开始流动。这表明寄存器方式虽然高效但配置复杂,库函数则方便但效率较低,设计时需权衡优化。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

上篇文章写到了使用PS+PL的方法,构建了一个soc的最小系统,并在SDK中,编写C程序,点亮了流水灯。这次对于LED 的操作,只是用PL端的资源,而不使用任何PS的资源,实现流水灯。
1.建立工程,led_pl,然后添加源文件led_pl.v在这里插入图片描述
接着添加约束文件led_pl.xdc
在这里插入图片描述
查看zedboard的硬件手册,可以看见LED的八个引脚都标记出来了,直接使用就行了,对于FPGA的开发,最重要的时钟,而zedboard底板有一个自带的100MHZ的时钟直接输入到PL端的Y9引脚。复位资源见下图所示在这里插入图片描述
FPGA的逻辑复位,按下后会擦除所有调试配置,外部系统重置允许用户在不干扰调试环境的情况下重置设备内的所有功能逻辑。并且由于安全问题,系统重置将删除PS内的所有内存内容,包括OCM。在系统复位时,PL也被复位。),然后又了解到这部分是 FPGA 部分的逻辑资源复位,此管脚接到核心板上 SW1 脚核心板上,分配到BTNL,引脚N15。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值