<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[w_lsong的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/w_lsong</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; w_lsong]]></copyright><item><title><![CDATA[基于FPGA的图像缩放（Image Scaler）模块设计]]></title><link>https://blog.youkuaiyun.com/w_lsong/article/details/149552376</link><guid>https://blog.youkuaiyun.com/w_lsong/article/details/149552376</guid><author>w_lsong</author><pubDate>Wed, 23 Jul 2025 01:25:53 +0800</pubDate><description><![CDATA[测试平台将分辨率为 960×540 的输入图像放大，生成分辨率为 1280×720 的输出图像。水平和垂直比例因子应作为IP的输入， 图像缩放器以像素时钟速率接收RGB 8位格式的输入图像像素数据。SCALE_FACTOR_HORZ_I表示水平分辨率下的图像缩放。SCALE_FACTR_VERT_I表示垂直分辨率下的图像缩放。HORZ_RES_OUT_I表示输出图像的水平分辨率。HORZ_RES_IN_I表示输入图像的水平分辨率。VERT_RES_IN_I表示输入图像的垂直分辨率。]]></description><category></category></item><item><title><![CDATA[EtherCAT 从站控制器(ESC)IP核]]></title><link>https://blog.youkuaiyun.com/w_lsong/article/details/149373310</link><guid>https://blog.youkuaiyun.com/w_lsong/article/details/149373310</guid><author>w_lsong</author><pubDate>Tue, 15 Jul 2025 23:42:42 +0800</pubDate><description><![CDATA[EtherCAT IP 核是一个可配置的 EtherCAT 从站控制器（ESC）。它作为 EtherCAT 现场总线与从站应用之间的接口，负责处理 EtherCAT 通信。其特点如下表所示。]]></description><category></category></item><item><title><![CDATA[基于FPGA的ARINC429总线接口设计]]></title><link>https://blog.youkuaiyun.com/w_lsong/article/details/145619102</link><guid>https://blog.youkuaiyun.com/w_lsong/article/details/145619102</guid><author>w_lsong</author><pubDate>Thu, 13 Feb 2025 19:46:13 +0800</pubDate><description><![CDATA[接口与配置：包括ARINC接口、默认模式接口、CPU接口和传统接口，各接口有对应的信号描述。测试与验证：提供了三个测试平台，分别是Verilog验证测试平台、VHDL用户测试平台和Verilog用户测试平台，可对Core429进行全面验证，测试内容涵盖数据收发、奇偶校验、FIFO状态等多个方面。产品概述：Core429是用于ARINC 429数据总线的收发系统，由发送、接收和CPU接口三个主要模块构成，需外接标准ARINC 429线路驱动器和接收器，支持多种FPGA设备。]]></description><category></category></item><item><title><![CDATA[基于FPGA的1553B总线通信]]></title><link>https://blog.youkuaiyun.com/w_lsong/article/details/142470240</link><guid>https://blog.youkuaiyun.com/w_lsong/article/details/142470240</guid><author>w_lsong</author><pubDate>Mon, 23 Sep 2024 22:39:20 +0800</pubDate><description><![CDATA[Core1553BRM 的主要特点如下：1. 功能多样性：- 多种终端模式支持：能够提供 MIL-STD-1553B 总线控制器（BC）、远程终端（RT）或总线监控终端（BM 或 MT）的功能，并且可以灵活配置为提供这三种 1553 功能的全部或任意组合，可满足不同应用场景和系统架构的需求。]]></description><category></category></item><item><title><![CDATA[基于FPGA的千兆以太网TCP,UDP协议栈的实现]]></title><link>https://blog.youkuaiyun.com/w_lsong/article/details/142036094</link><guid>https://blog.youkuaiyun.com/w_lsong/article/details/142036094</guid><author>w_lsong</author><pubDate>Mon, 09 Sep 2024 01:22:39 +0800</pubDate><description><![CDATA[欢迎咨询，taobao店铺 竹瑶电子。提供的服务，源码及例程。]]></description><category></category></item><item><title><![CDATA[基于FPGA的SM4 GCM加解密设计]]></title><link>https://blog.youkuaiyun.com/w_lsong/article/details/141942291</link><guid>https://blog.youkuaiyun.com/w_lsong/article/details/141942291</guid><author>w_lsong</author><pubDate>Thu, 05 Sep 2024 22:35:15 +0800</pubDate><description><![CDATA[获取源码，taobao 竹瑶电子。]]></description><category></category></item><item><title><![CDATA[基于FPGA的万兆以太网TCP,UDP协议栈的实现]]></title><link>https://blog.youkuaiyun.com/w_lsong/article/details/141897660</link><guid>https://blog.youkuaiyun.com/w_lsong/article/details/141897660</guid><author>w_lsong</author><pubDate>Wed, 04 Sep 2024 16:38:48 +0800</pubDate><description><![CDATA[FPGA TCP UDP 万兆 光纤 Server 10g SFP 以太网 万兆网  network ethernet。包含TCP servers, UDP transmit, UDP receive,协议栈全源码，可移植多个平台，Xilinx,Altera,国产FPGA！ARP,NDP,PING,支持IPV6。包含mac层，包含Test工程。taobao竹瑶电子。]]></description><category></category></item><item><title><![CDATA[vivado IP license]]></title><link>https://blog.youkuaiyun.com/w_lsong/article/details/140240300</link><guid>https://blog.youkuaiyun.com/w_lsong/article/details/140240300</guid><author>w_lsong</author><pubDate>Sun, 07 Jul 2024 06:42:16 +0800</pubDate><description><![CDATA[vivado IP license支持JESD204B,10Gethernet。]]></description><category></category></item></channel></rss>