W1Z1Q的专栏

Virtualization(虚拟化)是让公开的虚拟资源等同于被虚拟化的底层物理资源。虚拟化在各个领域应用很广泛，不局限于计算机科学领域。

现在大多数多核芯片在硬件中支持共享内存，设计和评估一个正确的共享内存系统需要准确理解内存模型。不同CPU可能采用不同的内存模型，比如ARM和RISC-V的Related模型，Intel和AMD的TSO模型以及IBM的Power模型等等。尽管这些模型千奇百怪，各有优缺点，但我们只要抓住它们的本质，就可以轻松拿捏它们。不要太在意边边角角的点，不然很容易陷进去。

一致性协议(coherency protocol)挂死(hang)通常有三种情况：死锁(deadlock)、活锁(livelock)和饿死(starvation)。

本文记录一些RISC-V内存操作在不同平台、场景下的使用方式，方便代码在不同平台上的移植。

RISC-V使用的内存模型是RVWMO(RISC-V Weak Memory Ordering)，RVWMO内存模型是根据全局内存顺序(global memory order)定义的，全局内存顺序是所有harts产生的内存操作的总顺序。通常，多线程程序有许多不同的可能执行，每个执行都有自己对应的全局内存顺序。

在RISC-V中，只有当存在一个全局内存顺序(global memory order)符合preserved program order，并且满足load value axiom、atomicity axiom和progress axiom时，RISC-V程序的执行才遵循RVWMO内存一致性模型。今天主要讲下load value公理、atomicity公理和progress公理

RISC-V的RVWMO模型主要包含了preserved program order、load value axiom、atomicity axiom、progress axiom和I/O Ordering。今天主要记录下preserved program order(保留程序顺序)中的Pipeline Dependencies(Pipeline依赖)。

RISC-V的RVWMO模型主要包含了preserved program order、load value axiom、atomicity axiom、progress axiom和I/O Ordering。今天主要记录下preserved program order(保留程序顺序)中的Explicit Synchronization(显示同步)。

今天主要记录下preserved program order(保留程序顺序)中的Overlapping-Address Orderings(重叠地址排序)。

RISC-V使用的内存模型是RVWMO(RISC-V Weak Memory Ordering)，它是Release Consistency的扩展，因此，RVWMO的基本体类似于RC模型。

RISC-V使用的内存模型是RVWMO(RISC-V Weak Memory Ordering)，该模型旨在为架构师提供更高的灵活性，以构建高性能可拓展的设计，同时支持可控制的编程模型。

RISC-V旨在支持广泛的定制和专业化。RISC-V的ISA是由一个基本整型ISA和其它对基本ISA的可选扩展组成。每个整型ISA可以使用一个或多个可选的ISA扩展进行扩展。

虚拟存储器(Virtual Memory, VM)应用于现代各种规模的计算机系统中，包括数据中心、台式机、平板电脑、手机、可穿戴设备，甚至是嵌入式系统，虚拟存储器为程序员提供了干净实用的编程模型。

本文介绍了计算机系统中各种常见的memory model(内存模型)以及优缺点。

本文介绍了为什么需要维护cache一致性、一致性协议的本质和类别，以及如何设计一致性协议。

Spectre攻击通过欺骗处理器，使其推测性地执行在正确的程序执行下不应该执行的具有可测量副作用的操作，并通过侧通道(Side channel)将受害者的机密信息泄露出去。

本文介绍的Meltdown利用现代处理器上乱序执行(Ouf-of-order)的副作用(side effects)来读取任意的内核内存位置，包括个人数据和密码。

本文主要简单介绍了CPU多层cache结构中的Inclusive，Exclusive以及Pseudo-exclusive策略。

介绍虚拟存储器

超标量处理器中，Cache和分支预测会直接影响着性能，分支预测的内容将在其它博文中介绍，本文重点关注超标量处理器中的Cache。