10、数字电路中的记忆与时钟信号

数字电路中的记忆与时钟信号

1. 时钟信号基础

随着电路日益复杂，确保各元件同步工作变得至关重要，特别是在包含多个存储设备的电路中，需要保证所有存储位能同时设置。时钟信号可用于同步多个电路组件。时钟信号的电压在高电平和低电平之间交替，通常以规则的节奏变化，高电平和低电平各占一半时间，这种信号被称为方波。

一个完整的电压上升和下降过程称为一个脉冲，从低电平到高电平再回到低电平（或相反）的完整振荡称为一个周期。时钟信号的频率以每秒的周期数（赫兹，Hz）来衡量。例如，在图中显示的时钟信号频率为 2Hz，因为该信号在一秒内完成两个完整的振荡。

当电路使用时钟时，所有需要同步的组件都连接到时钟。每个组件设计为仅在时钟脉冲发生时才允许状态改变。时钟驱动的组件通常在脉冲的上升沿或下降沿触发状态变化。在上升沿改变状态的组件称为正边沿触发，在下降沿改变状态的组件称为负边沿触发。

相关概念	解释
脉冲	一个完整的电压上升和下降过程
周期	从低电平到高电平再回到低电平（或相反）的完整振荡
频率	每秒的周期数，单位为赫兹（Hz）
正边沿触发	在脉冲上升沿改变状态的组件