DDR 稳定性杂记

采样，满足setup time、 hold time，就可以采到正确的数据。

1、PDN

电源网络的影响，对于应用场景复杂的芯片，挑战较大。

问题表现多为，小系统压测pass，大系统复杂场景压测，出现稳定性问题。

从DDR控制器设计角度出发，在DDR控制器、phy的供电端，增加power monitor，来触发VT补偿的机制，也许有帮助。

从SOC设计角度，增加power monitor 来触发异常中断，提供系统级的应对方案。（比如CPU，可以invalid cache，来重新抓取DDR数据）

2、SIPI

仿真的结果，和模型强相关。 整板的SIPI仿真，比单个芯片的SIPI仿真结果，更接近实际情况。SIPI结果pass，但实际生产中，BOM又可能有变化，也存在PCB电路重新layout的情况。必须重新做仿真，重新评估。