VHDL状态机三段式出错

用VHDL语言写了一个三段式状态机，仿真时没有任何的问题，但是上板以后发现状态机对下一个状态判断并没有等待达到设置的条件进行，而是自动往下跳转。最终状态机没有办法使用。

后面改正一段式状态机就没有问题了，下板也可以正常工作。

总结：一段式状态机虽然体量大，不易读，但是确实要比三段式状态机更加的稳定。

问题：大部分的VHDL/Verilog书都会推荐三段式状态机，但是这次写代码发现在第二段状态跳转的时候，不按给定条件跳转的情况，让我对三段式状态机非常的困惑。如果有哪位大佬懂得这个，希望可以指导一下。