Xilinx HLS 学习笔记1

最新推荐文章于 2023-10-14 22:56:11 发布
原创 最新推荐文章于 2023-10-14 22:56:11 发布 · 1.2k 阅读 · 9 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#HLS #FPGA #Xilinx

本文是基于《跟Xilinx SAE 学HLS系列视频讲座》的学习笔记，介绍了FPGA的逻辑单元、HLS的优势、设计流程，并探讨了数据类型、TestBench设计和接口综合。主要内容包括HLS的工作原理、与传统流程对比、HLS设计步骤，以及数据类型的使用和接口协议解析。

本笔记根据《跟Xilinx SAE 学HLS系列视频讲座-高亚军》课程进行学习，仅作为本人学习笔记使用，暂不公开。
相关学习笔记参考了’安静到无声‘同学的博客，在此表示感谢
https://blog.youkuaiyun.com/lihuanyu520/article/details/108926806

0、先验知识

在这里插入图片描述
软件可编程芯片主要分为几大类：
CPU：管理和调度
DSP：算法上加强，做一些递归算法
DPU：高度并行，适合大数据的流处理

在面对大量计算时，有两种方法：
1、提高主频，即提高CPU的时钟频率，但提升有限
2、增加运算核心，以此提高并行度
但会出现功耗的问题

FPGA
1、内部包含大量的乘法单元
2、SoC，将ARM融合
3、与CPU相比，功耗更优
下图：传统FPGA资源：可编程逻辑、可编程IO、布线资源
在这里插入图片描述
随着技术发展，目前FPGA内部的单元越来越多，我们主要关注：存储单元，逻辑单元，算数逻辑单元
在这里插入图片描述

逻辑单元：

主要包含查找表（LUT）、MUX、Carry Chain(进位链）
在这里插入图片描述

算数逻辑单元

在这里插入图片描述

存储单元

大量数据用Block RAM
小数据用LUTin SLICEM
在这里插入图片描述

1、软件工程师需要关注什么

优化与资源占用率
在这里插入图片描述
在这里插入图片描述

2、HLS工作原理

在这里插入图片描述

HLS好处有哪些

1、提高系统的性能，以往采用CPU现在可以使用FPGA实现
2、关注算法本身，采用C或C++实现算法，通过工具去转换
3、提升开发效率，指导综合工具，提高转换后的效率
4、用C/C++进行开发和验证，需要做两端
在这里插入图片描述

转换过程
上下两图结合看
在这里插入图片描述
例子1：
在这里插入图片描述
for循环例子
在这里插入图片描述
C0状态：先执行“b+c”操作，因为这两个变量求和是固定的数值
C1状态：产生X数组、Y数据的地址
C2：执行相应乘加操作
C3：将结果写入到Y数组

矩阵加法例子
在这里插入图片描述

在这里插入图片描述

3、与传统流程对比

在这里插入图片描述

最低0.47元/天 解锁文章
VIVADO HLS的接口描述
zhangningning1996的博客
07-18 3581
VIVADO HLS的接口描述参考文献项目描述基本介绍顶层函数握手信号ap_ctrl设置Port-leve I/O 参考文献 [1]、lauren的FPGA(微信公众号) 项目描述 我们在进行HLS编译的时候会设置顶层文件，顶层文件中包括形参、返回值等等。这些映射到硬件电路中会产生信号，这些信号具体又遵循什么样的接口描述我们需要设置，这不仅可以帮助我们设置更优的约束条件使得编译出来的硬件电路更加完美，更重要的是可以让我们精确了解端口所遵循的时序，只有这样我们才可以控制输入输出数据流，进而完成一定的功能。另一
Xilinx HLS 学习笔记2（数组优化）
u014798590的博客
11-15 1801
11、数组优化 0、先验知识 单端口RAM（Single-Port RAM) 1、数组分割 我们可以通过resource directive 来设定看，数组采用怎么样的memory（如双端口、单端口）来实现，如果没有明确告知，HLS编译器会自行决定采用双端口还是双端口，数组最终会以Memory形式出现（RAM、ROM或者FIFO），如果是顶层函数中的形参就会以相应Memory的接口呈现，包括读写地址、使能以及数据；如果数组是在内部，就会综合成内部的block RAM、LUTRAM、registers，这取决
XILINX官方HLS视频课程学习总结 .pdf
03-12
XILINX官方HLS视频课程学习总结
Xilinx HLS Bluebook 超清带书签PDF版
01-09
本书介绍了Xilinx Vivado高层次综合（HLS）工具套件的应用案例研究。内容以四个HLS设计实例展开，包括多路复用器，计数器，寄存器块和皮肤检测图像处理算法，推荐HLS初学者学习与参考。
HLS学习笔记——vivado HLS的Design Flow案例
肥叔菌的博客
06-30 7939
对于只有少量逻辑功能的函数会被inline的调用函数中，在log输出中可以看到inlining的信息。可以通过Directives将HLS INLINE功能关闭，该函数就不会被inline掉。 案例 分别是头文件、源文件和TestBench。 创建工程 添加顶层函数： 加入testbench 创建Solution，用于迭代开发 执行C的仿真 执行综合 C和RTL联合仿真 查看波形 迭代优化 创建新的solution 在代码中放置标签，可以方便在Dircetive找到相应的结构.
Xilinx_HLS开发——FPGA学习笔记＜?＞
qq_32971095的博客
10-14 1875
FPGA 设计过程中的不同抽象层级:其中最底层的抽象（结构性的）涉及到对底层硬件单元直接的例化，比如逻辑门，甚至是更 底层的 LUT 或者触发器。设计者更常用的是在“寄存器传输级（Register Transfer Level，RTL）”进行设计， 这个层级的抽象隐藏了底层的细节，是在描述寄存器和寄存器之间可执行的操作。更上层的“行为性的” 描述是对电路的算法描述，也就是描述电路表现出什么样的功能（行为），而不是描述每个寄存器该如何进行操作。
Xilinx HLS 学习笔记3（函数优化方法）
u014798590的博客
11-16 727
1、函数层面的优化 1.1、定义任意精度变量 在C的数据类型通常是以8为边界，而实际中我们会遇到任意精度类型的问题，那么我们一定要定义为任意精度。 1.2、inline 去除函数的层次化，可以改善资源。不再需要调用函数的相关逻辑，对于小函数HLS会自动Inline，如果我们不希望，可以通过directive中的 -off这个选型来实现 关掉inline，资源开销会变大。 1.3、Allocation 定义了函数与相应RTL model之间的关系，ALLOCATION使副本并行运行，从而减少延迟性，配置
Xilinx HLS 学习笔记3（for循环优化）
u014798590的博客
11-20 1444
for循环优化 1、基本概念 与for循环相关的基本概念 Pipelining的for循环 for循环的展开 for循环的循环变量的数据类型，是否对综合后结果的资源有所影响 Performance Metrics（衡量指标） 优化方式：采用pipeline 采用Pipeline前后对比我们可以发现，在不采用流水线的时候是过程化运行（有时间的先后顺序进行）；当采用流水线后，当在读数据的时候，下一个Fou循环就开始读地址，会有并行（椭圆标记的位置）的效果 for 循环展开（空间换时间） 默认情况下，
xilinx hls设计方法实例
01-10
1. **基础知识和代码示例**：用于构建基于Vivado HLS的包处理系统的介绍。 2. **高级概念和代码示例**：涵盖更复杂的场景和技术细节。 3. **示例设计**：随文档一起提供的一个示例设计，展示如何使用Vivado HLS构建...
HLS学习- 《FPGA并行编程》 读书笔记 第零章-第二章
qq_42061637的博客
04-14 648
FPGA并行编程 第零章-第二章
xilinx Vivado HLS技术用户手册
07-22
Vivado® 高层次综合（HLS）在所有 Vivado HLx 版本中以免费升级形式提供，可以实现直接使用 C，C++ 以及 System C 语言规范对赛灵思可编程器FPGA件进行编程，无需手动创建 RTL，从而可加速 IP 创建。本文档为其官方用户手册。
Xilinx Vivado HLS license
10-06
vivado 2014.2 license. 主要包含了Vivado HLS的永久license
XILINX HLS设计方法及教程合集
01-10
XILINX HLS设计方法及教程合集
Xilinx《Parallel Progeamming for FPGAs ——The HLS Book》中文版
05-07
本书英文全名是《Parallel Progeamming for FPGAs ——The HLS Book》，中文全名为《FPGA并行编程——以HLS实现信号处理为例》。本书详细介绍了HLS的学习方法、代码示例、操作步骤，是学习FPGA高层次综合极好的资料。
跟Xilinx SAE 学HLS系列视频讲座笔记（1）——基础
安静到无声
09-30 1355
第一讲 HLS高层次语言开发，高层次语言可以提高生产力，（时序和并行性） 时序设计比较困难，并行性实际是vhdl的硬件语言，我们采用c或者c+z主要关心的是算法，对于软件工程师可以提高性能，我们可以通过fpga实现，可以提高性能，改善功能，在c或者c+在这个层面进行开发。 我们做好c和c++算法之后，也还需要有一个测试文本（用c或c++）用于验证。符合我们期望的要求。所以hls生成的hdl的代码，不是让我们看懂的，也不是让我们看的(可读行不高)。所以我们主要是对c或者c++进行优化。vivado将c–&gt
Xilinx HLS基础介绍（一）——HLS概念以及接口管理
weixin_37620587的博客
10-15 3922
HLS开发基础
Xilinx HLS 学习笔记4（总结与案例分析）
u014798590的博客
11-17 668
可参考ug902进行学习 1、知识点总结 1.1、改善吞吐率 提高并行度实现 pipeline 作用于函数和循环的区别 2、改善面积 3、案例分析 未优化前 对循环采用pipeline和unroll进行优化 由于interval未变成1，还可以继续进行优化。 对主函数进行pipeline 结果对比 4、指标分析与概念介绍 Latency：表示第一个输入到第一个输出之间的延迟，表征的是单次处理时间。 interval：表达第一个输入，到第二个输入之间的“间隔”，表征的是吞吐能力。 所以我们在
Xilinx-HLS-学习笔记（8）：高层次综合HLS简介
qq_42826337的博客
06-10 5749
Xilinx-HLS-学习笔记（8）：高层次综合HLS简介 在RTL里，设计师不需要考虑怎么构造一个寄存器或怎样安置这些寄存器，而只需要考虑这些寄存器在设计中起到怎样的作用。EDA工具可以先把RTL转化成数电模型，再由模型转换成一个设备上的具体电路实施方案。所谓"方案"其实就是编译出的文件，这些文件可以用于规定某个自定义设备，也可以用于编程一些现有的设备，比如FPGA。 HLS则是在这基础上更高层...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值