Verilog HDL的常用运算符---位拼接运算符

from :http://www.starskeys.com/blogcn/ICSJ1/146.html

在Verilog HDL语言有一个特殊的运算符:位拼接运算符{}.用这个运算符可以把两个

或多个信号的某些位拼接起来进行运算操作。其使用方法如下:


即把某些倍号的某些位详细地列出来，中间用逗号分开.最后用大括号括起来表示一个
整体信号，例如:

也可以写成为:

在位拼接表达式中不允许存在没有指明位数的信号。
这是因为在计算拼接信号的位宽的大小时必需知道其中每个信号的位宽。

位拼接也可以用重复法来简化表达式，如下所示:

位拼接还可以用嵌套的方式来表达，如下所示:

用于表示重复的表达式必须是常数表达式，如上例中的4和3.