Mit6.004-14-The Memory Hierarchy_wordline和bitline-优快云博客

本文深入探讨了内存技术，包括SRAM的工作原理，如读写操作和多端口设计，以及DRAM的刷新机制和读写过程。此外，还介绍了稳定性存储如Flash的浮栅门技术及其限制，以及硬盘的存储定位和速度特性。内容涵盖内存分级、缓存管理和局部性原则，分析了不同缓存设计如直接映射和组相联缓存的优缺点及策略。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

1. 我们的内存机器

在这里插入图片描述

2. 内存技术

在这里插入图片描述

3. SRAM

在这里插入图片描述

4. SRAM单元

在这里插入图片描述

5. SRAM读

在这里插入图片描述

1、所有bitline电压都设置为1
2、某个wordline电压设为高电平，让对应cell的两个mos管接通
3、cell两边bitline中的某一个肯定会主键降为低电平
4、无需等到某个bitline降低到gnd，感应放大器感应到变化即可有相应输出

6. SRAM写

在这里插入图片描述

1、驱动将bitline设置为要写入的电压
2、地址解码器选中某一wordline
3、bitline中的值覆盖掉cell中的值

7. 多端口SRAM

在这里插入图片描述

8. SRAM总结

在这里插入图片描述

9. DRAM Cell

在这里插入图片描述

因为电容器、mos管漏电，不能稳定保持一定的电荷量，所以需要周期性地读取、重写cell的值，保证cell中的值有效

10. DRAM写和读

在这里插入图片描述

电容存放电荷用来代表0、1，wordline选中某行，读时，bitline电压设为Vdd/2，根据bitline的充放电判断cell的值，若cell为高电平，那么每次读会导致cell电荷量减少，需要重写；
写时，bitline设高低电平，来对电容充放电。
行地址选中（延时较大）后，同一行内，选择不同列时延迟较低

11. DRAM总结

在这里插入图片描述

12. 稳定存储：Flash

在这里插入图片描述

floating gate无电荷时：wordline施加V1，即可让NMOS导通。
floating gate有电荷时：wordline施加V2（一个大于V1的电压），才可以让NMOS导通。
那么施加一个V1到V2之间的电压，通过观测NMOS是否导通，得知floating gate处于哪种状态。
写有次数限制。