ExASIC的博客

本文介绍了一种在浏览器里编辑代码、仿真、看log、看波形的方法。django介绍django是一个由python实现的web后端框架。这里“后端”就是指在服务器上执行的程序（前端程序在浏览器里执行）。django采用了 MVT 的软件设计模式，即模型（Model），视图（View）和模板（Template）。这种MVT的设计思想让数据与表现形式分开，从而编写的程序更容易理解和维护。django的结构大致如下图。简单地讲，浏览器提交的请求，经apache执行后，送给django。django先解析

Conformal ECO对DC Topo模式的边界优化网表表现很差劲。它会在DCT/DCG网表里增加很多不需要的逻辑门。Synopsys的Design Compiler的DCT和DCG模式为了floorplan、绕线和时序优化了网表，这使得功能ECO变得困难很多。在综合过程中，子模块的边界上增加了克隆端口或者反相端口，还有寄存器的合并。Conformal ECO在功能ECO时会做出错误的映射。如下图1，Conformal ECO对克隆端口映射错了，导致增加了超过正常三倍的逻辑门。图1：边界映射影响

介绍EpicSim是芯华章基于Icarus Verilog开发的开源Verilog仿真软件, Github地址https://github.com/x-epic/EpicSim.安装依赖包cmake3在网站https://cmake.org/download找到Binary distributions下载链接,wget https://github.com/Kitware/CMake/releases/download/v3.18.3/cmake-3.18.3-Linux-x86_64.

逻辑锥Logic Cone从数字网表的角度来看，可以把设计分成若干个“以DFF为终点的逻辑块”，如下图。DFF的CK（时钟）、Ｄ（数据）、RN（复位）、SN（置位）就是这个“逻辑块”的终点，它们的输入都是一个组合逻辑。时钟和复位很可能是clock tree或者buffer tree，也可能有与门、或门、异或门、选择器等稍复杂的逻辑。（图一）如果设计（module）是组合逻辑输出，也可想像在设计外面有一个DFF，如下图。（图二）而这些组合逻辑的输入是什么呢？不外乎两种情况：一是，前一级DFF的输