随便写写

最近在多核ARM芯片上搞并行计算，涉及到核间数据交互，因此对多核cache coherence稍作探究。想解决的疑问是：各个核之间是否“知道”内存中的数据被其他核进行了改动？有何机制来保障cache coherence？CSAPP中似乎没有具体谈到多核之间cache是如何配合的（我看的是2ed，不知道3rd中是否有增加），但是在CMU Introduction to Computer Systems (ICS)课程中，最后一课正好讲的是Multi-core architectures，Slide十分NIC

Eight Great Ideas in ComputerDesign for Moore’s Law 摩尔定律Integrated circuit resources double every 18–24 months.IC上可容纳的晶体管数目,约每隔18个月便会增加一倍,性能也将提升一倍。Use Abstraction to Simplify Design 抽象化high-leve...

2.1-2.10提要：高级语言中的数学运算、逻辑运算、跳转、递归函数等如何转化为RISC-V中的汇编语言？RISC-V汇编语言如何转化为机器语言？内存读写二进制补码表示法寄存器x0-x31的作用内容：The size of a register in the RISC-V architecture is 64 bits; groups of 64 bits occur so f...

2.11并行（待看）重点在于2.12-2.14，提要：代码如何变得可执行？——compiler、assembler、linker和loader如何工作？比较RISC-V中的array和C中的pointer。（待看）Java程序的翻译则与C程序有所不同，详见2.15（待看）。2.16-2.18对比了MIPS、x86和RISC-V三种ISA。内容：一图了解C程序的翻译：C程序-&gt...

提要：加法器、减法器、乘法器和除法器的实现。如何进行浮点运算？Subword Parallelism？（待看）3.4除法器待看。内容：加法运算中需要注意溢出的发生，如何去判断？——两个正数相加得负即可知发生了溢出，负数相加反之亦然。overflow occurs when adding two positive numbers and the sum is negative, ...

摘要：怎样建立datapath?需要哪些elements?如何连接这些elements?怎样控制datapath?8bits的control linel包含了哪些signals？pipeline!其他提高性能的方法，如并行、循环展开。4.7-4.9、4.11待看。内容：elements盘点——1.Instruction memory——a memory unit to stor...

Memory Hierarchy 这章读起来较困难，需要多次学习！！！提要：cache的基本原理，如何读写？如何处理miss?virtual memory，其原理与cache有类似的地方。5.3&5.4重看，5.5-5.10&5.13-5.17待看！Two different types of locality: temporal locality & spa.

原本昨天应该看完的Chap.6，没想到大晚上居然停电了。Chap.6主要是介绍parallel processors，内容不深。提要：SISD, MIMD, SIMD, SPMD和vector的原理。硬件多线程技术。多核&多处理器，多处理器网络拓扑。 （待再看）6.10&6.11待看。内容：SISD, MIMD,SIMD的中文解释（引用百度百科）——SISD(...