Damon的博客

参考：https://www.cnblogs.com/linjie-swust/archive/2012/01/07/YWT.html跨时钟域带来的亚稳态无法彻底解决，但通过一定手段可很大程度的改善。触发器的每次正常工作都需要满足“建立时间Tsu”和“保持时间Th”，因为管子工作在截止区，要有充分时间来充放电。跨时钟域会使得前时钟域A输出的数据不一定何时到达后时钟域B，此时B中接收数据的触发器FF...

设计来自《FPGA设计实战演练（高级技巧篇）》 取同步复位和异步复位的优势，避其短处。设计了一种同步化异步复位电路，给出同步复位和异步复位的优缺点，并给出原理图和verilog代码。 1.同步复位优点：易于时序分析和仿真缺点：要求复位信号的脉冲宽度满足一定要求，以保证复位的时钟沿复位信号是有效的，比异步复位慢 2.异步复位优点：逻辑资源上带有异步复位端口，资源得...

  本文简化所有逻辑重点讲解状态机的框架。先给几点小结：小结1.在原理图和实际变现上来说，一段式和三段式完全一致，但在代码量大的情况下三段式代码更容易维护。小结2.二段式的输出由组合逻辑驱动，不仅可能输出毛刺，而且不利于时许约束、分析。小结3.状态机有着流水线的“缺点”：上电之初若不全面指定初始状态，则可能有若干个时钟的无效输出。 状态机一般有3个基本组成要素：...