DM814X系列SysLink异构核心通信组件介绍

本文链接：https://blog.youkuaiyun.com/u012384044/article/details/54023401

1：异构多核间通信的基本原理

本文主要基于TMS320DM814x系列达芬奇异构多核处理器进行介绍。DM814x集成ARMcortex-A8核、c674xDSP核、高清视频处理子系统(HDVPSS)以及高清视频/图像协处理器(HD-VICP2)。HDVICP2由基于ARM968内核的Video M3核管理，可完成H．264、MPEG_4、MJPEG编解码；HDVPSS由VPSS M3核管理，具有2路高清视频捕获通道及显示通道。

异构多核处理器大多采用主从式的结构。主从式结构根据不同核的功能把处理器核分为主核和从核。主核的结构和功能一般较为复杂，负责全局资源、任务的管理和调度并完成从核的引导加载。从核主要接受主核的管理，负责运行主核分配的任务，并具有本地任务调度与管理功能。在多核处理器中，根据不同核的结构，各个核可运行相同或不同的操作系统。在DM814x中ARM为主核、DSP和协处理器为从核，ARM 核运行开源的Liunx系统，也可以运行TI的实时操作系统SYS/BIOS,DSP核和M3核运行实时操作系统SYS/BIOS。

主从式的异构多核处理器核间的互联结构如图1所示。

图1 主从式异构多核互联结构

从图1可知，为了实现异构多核之间的通信，在芯片内设计了核间中断控制器以及核间互联的总线。核间中断是多核问任务同步与通信的桥梁，核间中断寄存器各标志位分配给芯片内不同的核，通过核间中断向另一个核发送中断请求，执行相应的中断服务程序或通过中断寄存器传递地址，配合共享内存实现数据的传递与共享。各个核心对于外设的访问则通过配置总线等实现。

综上，实现各个处理器核有效的管理和通信需要具备以下功能：
1)主处理器对从处理器进行管理；

2)内部处理器之间信息的传输和交换。

前者可通过片上互联实现，后者则由核间中断和内存共享来实现。下面将以DM814x为例详细说明上述功能的实现。

1.1 核间中断

为了实现高效的片上核间通信，DM814x系列达芬奇处理器片上集成硬件邮箱中断(Mailbox Interrupts)和自旋锁(Spinlocks)。DM814x有12个邮箱，每个邮箱有4个中断源以向4个核发送中断，并且提供4个消息深度的FIFO，每个消息32位宽。每个邮箱都可以由任意一个核读写，通过相应的寄存器设置中断发送者以及接收者，通过消息寄存器传递消息圳。ARM、DSP和2个M3媒体控制器之间通过系统级的邮箱进行通信，每个HDVICP2有各自独立的邮箱，可以向自身内部模块和其他核发送中断。