Xilinx zynq-7000
关注
分享
扫一扫
541板哥
硬件电路、嵌入式开发
展开
-
基于MIG控制器的DDR3读写控制详解
基于MIG控制器的DDR3读写控制详解目的：详细介绍FPGA中基于MIG IP核控制的DDR3详细控制及内部逻辑平台：AX7350-Xilinx软件：Vivado 2017.4原创 2020-02-06 20:46:40 · 6731 阅读 · 0 评论 -
Zynq调试和测试子系统
JTAG和DAP子系统Zynq-7000系列内部实现PS内的一个ARM调试访问端口DAP（Debug Access Port）和PL内的一个标准的JTAG测试访问端口TAP（Test Access Port）控制器。原创 2019-11-28 16:47:26 · 688 阅读 · 0 评论 -
Zynq-7000系统公共资源及特性
时钟子系统（1）3个可编程PLLARM PLL:通常用于CPU和互联的时钟源DDR PLL:用于DDR DRAM控制器和AXI_HP接口的时钟源I/O PLL:用于IO外设的时钟源（2）时钟分支6位可编程分频器支持大多数时钟电路动态切换用于可编程逻辑的4个时钟生成器...原创 2019-11-27 17:39:59 · 342 阅读 · 0 评论 -
AMBA协议
AMBA协议规范AMBA是ARM公司推出的用于SOC内部IP互联的规范，包括APB、AHB和AXI4，其中AXI4是ARM和XILINX共同制定的新一代用于SOC内部互联的规范。原创 2019-11-27 10:19:59 · 597 阅读 · 0 评论 -
Xilinx zynq-7000 SOC 设计导论
Xilinx zynq-7000系列学习笔记（1）在给PL供电前必须先给PS供电原创 2019-11-26 15:11:22 · 587 阅读 · 0 评论