ZHANG DING的博客

Cadence Allegro 生成PDF，打印PCB首先，现在设计界面中调整出要打印的层File->Plot Setup进行打印设置 选择，百分百1:1打印，自动居中，黑白打印，打印内容为Sheet ContentFile->Plot Preview打印预览没问题的话，点击Print，然后，其中DPI选择高一些，并且点击Setup进行纸张设置，在Setup中可以选择生成pdf或直接打印 这样就

现在很多独立开发的朋友们自己画了板子，然后就想做个外壳。但是，不知道怎么把自己的板子的外观带精确数字的工程图纸交给结构工程师设计。只能使用测量、show measure的方式生成图纸给结构工程师。其实，Cadence Allegro中提供了Dimension工具来帮大家实现这个功能。 **顺便说一句**Dimension是尺寸的意思画出Dimension的效果： 那下面来看看怎么画Dimensi

如果新接触Cadence板级设计的朋友，如果你是在和我一样，使用Allegro Design Entry HDL来作为你的原理图设计工具的话，劝你尽早将原理图设计工具改为Orcad。因为，在我个人使用Allegro Design Entry HDL 16.6的过程中，碰到无数无理的BUG，这款软件虽然当年是Cadence亲儿子开发的原理图设计工具，但是，它也一直饱受市场诟病，也完全被后来收购的干儿子

差分对等长绕线问题差分对是很有效的高速信号走线的方式，可以通过差分对的方式抑制共模噪声，达到更佳的高速信号完整性。等长 or 阻抗连续差分对的等长贼重要在差分对中，由两根线组成，而这两根线的信号共同决定了判断信号的阈值门限。 因此，同一码子，是由两根信号线上的电平共同决定的。 因此，两根信号线上的电平同时抵达目的端就变得比较重要了，在信号速率高的时候，同时达到的两根信号就变得尤为重要了。 因此

USB-UART防止漏电设计USB接入导致的漏电问题很多情况下，都会使用USB-UART的芯片将系统中的UART接口通过方便的USB线缆与电脑连接。但有的时候，当设计的硬件系统还未上电开机的时候，USB线缆已经与PC连接并接入硬件系统时，就会产生一个向硬件系统灌入的漏电；主控没有上电的条件，而外接的UART芯片通过RX持续对主控GPIO灌入电流，长久以往会导致主控失效等问题。为避免产生长期...