makefile模板

Makefile是用于自动编译和链接的，一个工程有很多文件组成，每一个文件的改变都会导致工程的重新链接，但是不是所有的文件都需要重新编译，Makefile中记录有文件的信息，在make时会决定在链接的时候需要重新编译哪些文件。Makefile的宗旨就是：让编译器知道要编译一个文件需要依赖其他的哪些文件。当那些依赖文件有了改变，编译器会自动发现最终的生成文件已经过时，而应该重新编译相应的模块。

Linux应用层的Makefile通用模板

######################################
#
######################################
#source file
#源文件，自动找所有.c和.cpp文件，并将目标定义为同名.o文件
SOURCE  := $(wildcard *.c) $(wildcard *.cpp)
OBJS    := $(patsubst %.c,%.o,$(patsubst %.cpp,%.o,$(SOURCE)))
  
#target you can change test to what you want
#目标文件名，输入任意你想要的执行文件名
TARGET  := server
  
#compile and lib parameter
#编译参数
CC      := gcc
LIBS    :=
LDFLAGS := -lpthread
DEFINES := -g
INCLUDE := -I.
CFLAGS  := -Wall -O3 $(DEFINES) $(INCLUDE)
CXXFLAGS:= $(CFLAGS) -DHAVE_CONFIG_H
  
  
#i think you should do anything here
#下面的基本上不需要做任何改动了
.PHONY : everything objs clean veryclean rebuild
  
everything : $(TARGET)
  
all : $(TARGET)
  
objs : $(OBJS)
  
rebuild: veryclean everything
                
clean :
	rm -fr *.so
	rm -fr *.o
	rm -fr $(TARGET)
    
veryclean : clean
	rm -fr $(TARGET)
  
$(TARGET) : $(OBJS)
	$(CC) $(CXXFLAGS) -o $@ $(OBJS) $(LDFLAGS) $(LIBS)

Linux驱动层的Makefile通用模板

ifeq ($(KERNELRELEASE),)

KERNELDIR ?= /home/linux/linux-3.14/                //ARM编译使用
#KERNELDIR ?= /lib/modules/$(shell uname -r)/build  //ubuntu编译使用
PWD := $(shell pwd)

modules:
	$(MAKE) -C $(KERNELDIR) M=$(PWD) 
	cp *.ko /source/rootfs

modules_install:
	$(MAKE) -C $(KERNELDIR) M=$(PWD) modules_install

clean:
	rm -rf *.o *~ core .depend .*.cmd *.ko *.mod.c .tmp_versions Module* modules*

.PHONY: modules modules_install clean

else
    obj-m := fs4412_adc.o
endif

Makefile语法规则请参考：跟我一起写makefile完整版带书签pdf，对第二版进行了重新排版，添加新版的Makefile语法规则，并对代码进行详细注释，如下图示，下载地址：https://download.youkuaiyun.com/download/u010872301/10028318