深入理解计算机系统第6章 存储器层次结构

本文详细介绍了存储器层次结构,包括DRAM存储的工作原理、主存访问过程、磁盘存储和磁盘访问机制。强调了存储技术中的局部性原理,以及如何通过高速缓存提升性能。同时讨论了不同类型存储器在计算机系统中的角色和交互方式。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

第6章 存储器层次结构

6.1存储技术

1.以传统DRAM为例,简要介绍DRAM存储。

DRAM芯片中国的单元被分成d个超单元,每个超单元都有w个DRAM单元组成,总共存储了dw位信息。超单元被组织成r行c列的长方形阵列,这里rc=d。每个超单元有形如(i,j)的地址,这里i表示行,j表示列。

图6-3展示的是一个16*8的DRAM芯片的组织,有d=16个超单元,每个超单元有w=8位,r=4行,c=4列。带阴影的方框表示地址(2,1)处的超单元。信息通过外接的引脚流入和流出芯片。每个引脚携带一个1位的信号。图6-3给出了两组引脚: 8个data引脚,它们能传送一个字节到芯片或从芯片传出一个字节,以及2个addr引脚,它们携带2位的行和列超单元地址。
图6-3一个128位的DRAM芯片的高级视图
每个DRAM芯片被连接到某个叫做存储控制器的电路,这个电路可以一次传送w位到每个DRAM芯片或一次从每个DRAM芯片传出w位。为读出超单元(i,j)的内容,存储控制将行地址i发送到DRAM,然后是列地址j。

例如要从图6-3中16*8的DRAM中读出超单元(2,1),存储控制器发送行地址2。DRAM的响应是将行2的整个内容都拷贝到一个内部行缓冲区。接下来,存储控制器发送列地址1,DRAM的响应是从行缓冲区拷贝出单元(2,1)中的8位,并把它们发送到存储控制器。

2.访问主存

数据流通过总线在处理器和DRAM主存之间来来回回。读事务是从主存传送数据到CPU,写事务是从CPU传送数据到主存。

总线是一组并行的导线,能携带地址、数据和控制信号。

图6-6展示了一个示例计算机系统的配置。主要部件是CPU芯片、I/O桥的芯片组(其中包括存储控

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值